基于VHDL语言的99小时定时器设计及实现 作者：时间：2010-07-17来源：网络收藏 3.2 显示模块 通过XUAN模块可完成BCD码的转化，再经DISP模块译码．然后输出给七段数码管。 (1)XUAN模块 XUAN可产生四位BCD码输入，并从sel端输出。该模块的管脚图如图5所示。其源程序代码如下： (2)DISP模块 DISP模块主要用于译码，可定义七段数码管显示的数字。其源程序如下： 上一页 1 2 3 4 下一页
评论