基于FPGA原型的GPS基带验证系统设计与实现

　　其次，ASIC和FPGA结构上的差异给验证工作带来了额外的负担。验证人员需要时刻保持ASIC和FPGA在版本上的一致性。原则上，ASIC上的任何的改动都要精准地反映在FPGA中，二者的一致性是相对的，验证人员需要做到心中有数。要做好二者的一致性，要对模块进行正确划分。把从ASIC到FPGA需要调整的部分单独划分出来(不影响系统系能的前提下)。这样，当ASIC部分进行代码更新时，只要不涉及到需要调整的部分，全部替换即可。这样即节省了时间，又保证了二者的一致性。

　　再次，FPGA平台运行性能较差。在本系统中，CPU和AHB总线的时钟可以稳定运行在100 MHz左右，但是，ARM7和FPGA之间布线延时造成ARM7最高运行在32 MHz左右，否则就不能保证功能以及时序上的正确性。因此，FPGA原型验证在性能上要低于ASIC平台。采取的方式是：在ARM7平台上测试功能，在ARM9平台上测试性能。采用ARM9芯片时，系统可以运行在100 MHz左右，完全满足系统整体性能的要求。板级系统的可扩展性有助于解决在验证过程中的某些问题。

　　经过充分的验证，本系统实现了基于FPGA原型验证平台的GPS基带芯片的导航定位功能。

　　参考文献

　　[1] ANTTI I.FPGA prototyping：untapping potential within the multimillion-gate system-on-chip design space，2005，133-136.

　　[2] LIN Yi Li，YOUNG Chung Ping，Alvin W.Y.Su，Versatile PC/FPGA-based verification/fast prototyping platform with multimedia Applications.IEEE Transactions on Instrumentation and Measurement，2007，56(6).

　　[3] HU Tsung Yu，CHEN Liang Bi，HUANG Ing-Jer.An efficient HW/SW integrated verification methodology for 3D Graphics SoC development.The 13th IEEE International Symposium on Consumer Electronics，2009.

　　[4] LINDA E.M，LUIS A.P，JEFFREY P.System-on-Chip design and implementation.IEEE Transactions on Education，2009.

　　[5] 张开明，王新安，张国新，等.WLAN SoC芯片BX501的FPGA验证平台设计与实现.微电子学与计算机，2006，23(1)：97-102.

　　[6] 窦建华，孙强，陆俊峰.基于JTAG和FPGA的嵌入式SoC验证系统设计与实现.合肥工业大学学报，2009,32(3)：336~339.