新闻中心

EEPW首页 > 测试测量 > 设计应用 > 基于USB2_0和DDR2的数据采集系统设计与FPGA实现

基于USB2_0和DDR2的数据采集系统设计与FPGA实现

作者:时间:2011-01-13来源:网络收藏


4 实现

在系统设计中具有很好的灵活性和可扩展性, 因此, 是一个非常好的系统实现平台。通过对系统的资源*估, 可得出如表1所列的资源占用结果。
FPGA的资源占用情况
表1 FPGA的资源占用情况。

FPGA的资源占用情况

本系统最终选择了Xilinx 公司的FPGA器件Virtex5 LX30。由于 SDRAM控制器是Xilinx公司的IP核, 故在系统的集成和实现过程中不可避免的要对原IP核进行改动, 同时, 在ISE中布局布线时, 相应地要对原有UCF文件中的约束进行修改, 以满足时序要求。本系统除2.0的PHY和SDRAM外, 其余部分均由FPGA实现, 图5所示是系统在计算机上的操作界面和实物图。

操作界面和FPGA实物图
操作界面和FPGA实物图
图5 操作界面和FPGA实物图。

5 结束语

本文结合2.0与 SDRAM的特点, 给出了可打破普通系统在实时、高速和大容量上的瓶颈的方法, 并且在实用性方面进行了改进。该系统最终可在FPGA上实现,因为用FPGA实现具有极大的灵活性和可扩展性,并且在系统设计成本和快速实现上具有很好的竞争优势。目前, 该数据采集系统在实际运用中效果良好。实际上, 若对采集接口稍加改进, 并将IF模块中的乒乓缓存改为异步FIFO, 就能广泛地应用于各类高速系统的实时数据采集。

本文引用地址:http://www.eepw.com.cn/article/195142.htm

上一页 1 2 3 下一页

关键词: DDR2 FPGA USB 数据采集

评论


相关推荐

技术专区

关闭