基于TMS320C6711的中心定位实时图象处理系统
加入技术交流群
1 实时图象处理系统的硬件构成
本系统以C6711为核心，辅助以现场可编程门阵列FPGA及高速A/D等器件构成实时高速数字图象处理系统。系统硬件框图如图1，该图象处理系统的工作原理是：由CCD采集输出的模拟图像信号，经过高速A/D将模拟信号转换为数字信号，数字图象信号在FPGA控制下，将数据不断输入至双口RAM。每当一帧图像扫描结束时，FPGA提供一个中断标志信号，触发DSP进行数据搬移，将双口RAM中的一帧图像通过C6711的QDMA搬移到SDRAM中。QDMA将数据搬移完后检查图像数据是否有效，如有效则触发DSP执行图象处理程序，否则返回等下一个中断到来，DSP在下次中断到来之前处理完本帧图像，将得出的姿态角信息通过多通道缓冲串口McBSP输出给电脑PC机RS232口并显示，之后又进入中断等待状态，等待中断再次触发QDMA进行数据搬移。
 |
|---|
1.1 C6711数字信号处理器
C6711是TI公司的高速浮点DSP芯片，主频为150MHz，最高能达到900MFLOSP的峰值运算能力，C6711由CPU内核、片内外设和存储器三大部分组成，处理单元采用高性能、先进的VelociTI结构，每时钟周期8个功能单元可并行工作，C6711具有特别适合实时图象处理的特点：
（1）先进的VelociTI超常指令字C67XDSP内核；
（2）硬件支持IEEE标准的单精度和双精度浮点指令；
（3）32位外部存储器接口（EMIF），提供与同步、异步存储器的无缝接口；
（4）两级缓存结构，其中：程序缓存32Kbit，数据缓存32Kbit，二级缓存512Kbit；
（5）增强型DMA控制器，共16个独立通道。
1.2 A/D转换
由CCD输出的模拟图像信号，经过高速A/D将模拟信号转换为10位数字图象信号，在FPGA的控制下存入双口SAM存储器，供DSP处理使用。
1.3 电源模块和监控复位电路
C6000系列DSP需要两种电压，分别为CPU内核电压和周边I/O接口电压。C6711需要3.3V和1.8V两种电压，并且要求两种电源满足一定的加电顺序。本系统采用两者同时加电的方式，根据系统的功耗要求，分别采用芯片TPS54316和TPS54314直接产生3.3V和1.8V两种电压，它最大可提供3A的供电电流，电源监控和复位电路采用TI公司的TPS3307-33实现，它可以同时监测三个独立的电压3.3V/5V/1.8V，并且被监测的三个电压有一个低于其门限值时，就可以保证输出有效的RESET信号，使DSP复位，当它们的值都高于门限值时，RESET信号才变为高电平。
1.4 时钟模块和JTAG接口
25MHz的时钟信号经过ICS501倍频后，产生150MHz和100MHz时钟信号，经三态门总线缓冲器74LVTH125输出后得到CPU工作时钟及同步接口所需的工作时钟，C6711的7个JTAG仿真脚TRST、TMS、TDI、TDO、TCK、EMU1和EMU0连接到一个14脚双排插头上，可与仿真器相连，以进行系统调试和程序下载。
1.5 外部存储器设计
C6711访问外部存储器必须通过EMIF。EMIF不仅有很高的数据吞吐率，而且还有很强的接口能力，可以与目前所有类型的存储器直接接口，设计采用三种类型的存储器：Flash ROM、双口RAM和同步动态存储器SDRAM，Flash ROM是现场可擦除、掉电后可保持数据的存储器，用来固化程序和保存掉电后需要保存的数据，双口RAM用来存储一帧图象数据；SDRAM运行速度快，用存放实时运行程序和临时数据，本系统Flash ROM采用SST39V040，且配置在CE1空间，双口RAM采用IDT70V28，且配置在CE2空间，选用HY57V563220作为SDRAM，配置在CE0空间，这样的配置与引导方式相配合。
1.6 输出电路
系统根据输入的图像，由C6711进行处理后得出的一个卫星姿态角信息，该姿态角信息由C6711输出到PC机的RS-232口，由于通信的信息量少，所以可以利用C6711的多通道缓冲串口McBSP，在不扩展其他硬件的情况下，用实现异步数据传输格式，发送时，发送转换子程序把每一个数据位扩展成16位的UART字，并把这些已转换好的数据块放入发送缓冲区，同时在适当的地方加上起始和终止位（如图2所示），然后EDMA把数据从发送缓冲区传给McBSP，而McBSP帧同步发生器负责连续的移出这些数据[4]，接收时，EDMA从McBSP读入已经扩展的数据，并把这些数据写入接收缓冲区，然后再调用压缩子程序把数据转换成原来的字节形式，这种方法的优点是硬件接口简单，只需增加一个CMOS电平与RS232电平的电平转换电路。
 |
|---|
2 图象处理算法的实现
中心定位图象处理算法设计以输入图像格式320
评论