基于FPGA的可重构智能仪器设计

　　2.3 可重构配置文件生成

　　在完成可重构智能仪器的各个控制器核之后，要生成相应的配置文件，才能配置FPGA 芯片，使其实现各种功能。

　　配置是对 FPGA 的内容进行编程的一个过程。目前大部分FPGA 都是基于SRAM 工艺 的，而SRAM 工艺的芯片在掉电后信息就会丢失，需要外加专用配置芯片，在上电时，由 这个专用配置芯片把配置数据加载到FPGA 中，之后FPGA 就可以正常工作了。

　　在被动模式（PS）方式下，FPGA 处于完全被动的地位。FPGA 接收配置时钟、配置命 令和配置数据，给出配置的状态信号以及配置完成指示信号等。PS 配置时序如图2 所示：

　　根据 SOPC Builder 中对FPGA 添加的各种控制器核，利用Quatus II 软件例化Nios II 处 理器，生成了完整的FPGA 内部顶层模块图，如图3 所示。然后利用引脚规划器Pin Planner 对其进行引脚分配。最后用进行Compilation，生成.sof 和.pof 配置文件，完成硬件设计。

　　2.4 外围电路设计

　　外围电路设计包括存储器设计、AD 转换电路设计、DA 转换设计、显示电路设计、开 关量DI、DO 设计和RS232 通信设计等。

　　仪器上的存储器包含 1 片8M 字节的SDRAM 和一片32M 字节的FLASH 存储器。限于 篇幅SDRAM（IS42S16400）与EP2C35F672C6 连接的引脚、FLASH 存储器（AT49BV163） 与EP2C35F672C6 连接的引脚分配这里不再赘述。

　　A/D 转换电路采用了AD7810 芯片、DA 转换电路采用AD5611 芯片。

　　DI、DO 均为16 路，数字端口满足标准TTL 电气特性。数字量输入最低的高电平为2V， 数字量输入最高的低电平为0.8V；数字量输出最低的高电平为3.4V，数字量输出最高的低 电平为0.5V。DI、DO 部分的电路如图4 所示：