首页　 资讯　 商机 　 下载　 拆解 　 高校　 招聘 　 杂志　 会展　 EETV　 百科 　 问答　 电路图　 工程师手册 　 Datasheet　 100例 　 活动中心　 E周刊阅读 　 样片申请
EEPW首页 >> 主题列表 >> veriloghdl简明教程简介

veriloghdl简明教程简介 文章 进入veriloghdl简明教程简介技术社区

VHDL:中文版Verilog HDL简明教程：第1章 简介

  • Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。
  • 关键字： VerilogHDL简明教程简介  
共1条 1/1 1

veriloghdl简明教程简介介绍

您好，目前还没有人创建词条veriloghdl简明教程简介!
欢迎您创建该词条，阐述对veriloghdl简明教程简介的理解，并与今后在此搜索veriloghdl简明教程简介的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案：1101082052    京公网安备11010802012473