- 摘要：介绍了符合CCSDS标准的RS(255，223)码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延
- 关键字：
RS码 FPGA 译码器 有限域 改进的BM算法
- 1 引言近年来，无线通信技术得到了飞速发展，一方面，数字无线通信的新算法和新技术层出不穷；另一方面，无线通信技术的应用范围也在不断扩大。为了满足无线通信技术的飞速发展，验证新算法和新技术的正确性和可行性
- 关键字：
DQPSK 集成 RS码 系统设计
- 摘 要: 提出了基于欧氏算法和频谱分析相结合的RS码硬件编译码方法;利用FPGA芯片实现了GF(28)上最高速率为50Mbps、最大延时为640ns的流式译码方案,满足了高速率的RS编译码需求。
关键词: RS码 FPGA 伴随式 关键方程 IDFT
差错控制编码技术对改善误码率、提高通信的可靠性具有重要作用。RS码既可以纠正随机错误,又可以纠正突发错误,具有很强的纠错能力,在通信系统中应用广泛。由于RS码的译码复杂度高,数学运算量大,常
- 关键字：
FPGA RS码 伴随式 关键方程 IDFT
rs码介绍
您好，目前还没有人创建词条rs码!
欢迎您创建该词条，阐述对rs码的理解，并与今后在此搜索rs码的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
