- 在所有器件特性中，噪声可能是一个特别具有挑战性、难以掌握的设计课题。这些挑战常常导致一些道听途说的设计规则，并且开发中要反复试错。本文将解决相位噪声问题，目标是通过量化分析来阐明如何围绕高速数模转换器中的相位噪声贡献进行设计。本文旨在获得一种"一次成功"的设计方法，即设计不多不少，刚好满足相位噪声要求。从一块白板开始，首先将DAC视作一个模块。噪声可能来自内部，因为任何实际元器件都会产生某种噪声；也可能来自外部噪声源。外部噪声源可通过DAC的任何外部的任何外部任意连接，包括电源、时钟和
- 关键字：
相位噪声 DAC 数模转换
- 如今的射频 (RF) 系统变得越来越复杂。高度的复
杂性要求所有系统指标（例如严格的链接和噪声预算）
达到最佳性能。确保整个信号链的正确设计至关重要。
而信号链中，有一个部分经常会被忽视，那就是直流电
源。它在系统中占据着重要地位，但也会带来负面影
响。RF 系统的一个重要度量是相位噪声，根据所选的
电源解决方案，这个指标可能降低。本文研究电源设计
对 RF 放大器相位噪声的影响。我们的测试数据证明，
选择合适的电源模块可以使相位噪声改善 10 dB，这是
优化 RF 信号链性能的关键。
- 关键字：
202207 电源 ADI RF 相位噪声
- 本文针对宽频带超短波校正源的性能要求，将器件实测数据与电路仿真相结合作为电路模型，仿真计算了电路性能，使用匹配电路改善了电路的带内波动，成功设计了一宽带超短波校正源。实际测试的结果表明，该宽频带超短波校正源具有较小的带内波动，单根谱线具有良好的相位噪声，其能够满足指标要求，成功应用于工程项目中。
- 关键字：
校正源 匹配电路 梳状谱 带内波动 相位噪声
- 本文简单介绍了相位噪声的定义，详细介绍了附加相位噪声的测试过程，给出了实际的测试结果，指出了附加相位噪声测试过程中的一些注意事项，希望对附加
- 关键字：
相位噪声 测试技术 注意事项
- 如何选择环路带宽平衡抖动、相位噪声、锁定时间或杂散-作为最重要的设计参数之一，选择环路带宽涉及到抖动、相位噪声、锁定时间或杂散之间的平衡。适合抖动的最优环路带宽BWJIT也是数据转换器时钟等许多时钟应用的最佳选择。如果BWJIT并非最佳选择，首先要做的仍是寻找最优环路带宽。
- 关键字：
环路带宽 抖动 相位噪声 锁定时间
- 模拟和数字设计人员看待同一个问题的方式通常不一样——就像大部分设计师可能都知道，在生活的世界中，混合信号正在不断增加。对某人来说是“po-tay-to”的东西，对另一个人来说就是“po-tah-to”；或者可能是“to-may-to”...
- 关键字：
相位噪声 抖动计算
- 随着数据转换器的速度和分辨率不断提升，对具有更低相位噪声的更高频率采样时钟源的需求也在不断增长。时钟输入面临的积分相位噪声(抖动)是设计师在设计蜂窝基站、军用雷达系统和要求高速和高性能时钟信号的其他设计
- 关键字：
PLL 双环路 相位噪声
- 一些工程师一直在试图评估如何取得时钟源的相位噪声，并将其转化为最终达到ADC所产生信噪比的抖动。 现在来看一个电路示例，其采用AD9523低抖动时钟发生器来为14位、250 MSPS ADC AD9643提供时钟。 通过一些数学计
- 关键字：
时钟输入 相位噪声
- 摘要 目前电子系统都要求对晶体振荡器进行振动状态下相位噪声测试。但对于抗振晶体振荡器，按照常规相位噪声测试方法进行测试时其结果有可能不正常。文中分析了抗振晶体振荡器振动状态下的相位噪声及测试方法，通过
- 关键字：
晶体振荡器 相位噪声 抗振 振动
- 介绍了介质振荡器的理论和设计方法，选择并联反馈式结构，设计了一个工作频点为10GHz的介质振荡器。为了提高振荡器的输出功率，同时改善相位噪声，本文对传统电路结构进行改进，采用了二级放大的方式，提高了有源网络的增益，降低了介质谐振器与微带线的耦合度，达到了预期目标。结果表明，本文的理论分析是正确的，设计方案是可行的。
- 关键字：
振荡器 介质谐振器 相位噪声 耦合度
- 随着高速应用中的定时要求日趋严格，对各种抖动技术规范的更深入理解现已变得非常重要。从 10Gb 以太网网络到 PCIe 等高速互联技术，链路中所暗含的稳健性都与降低定时裕度密切相关。简言之，抖动就是信号边沿与理
- 关键字：
抖动 定时 相位噪声 时间间隔误差
- 摘要：文章介绍了一种X波段多功能频率合成器的设计方法，该方法以直接数字频率合成(DDFS)和直接式模拟合成技术为基础，通过优化频率规划和引入相位噪声清除技术，改善了频率合成器杂散和相位噪声性能。雷达激励器采用
- 关键字：
直接式频率合成 DDFS AWG 一体化 相位噪声
- 本文将采用低抖动时钟发生器AD9523为双通道、14位、250 MSPS ADC AD9643提供时钟。 使用这些产品后，常见的时钟频率为245.76 MHz，因此针对AD9523将采用30.72 MHz基准电压源(外部振荡器)，并设置内部寄存器，以生
- 关键字：
时钟输入 相位噪声 抖动计算
- 十几年前，频率控制行业推出了基于锁相环(PLL)的振荡器，这是一项开拓性创新技术，采用了传统晶体振荡器(XO)所没有的多项特性。凭借内部时钟合成器IC技术，基于PLL的XO可编程来支持更宽广的频率范围。这一突破消除了
- 关键字：
锁相环 PLL 振荡器 抖动 相位噪声
相位噪声介绍
概述
相位噪声和抖动是对同一种现象的两种不同的定量方式。在理想情况下，一个频率固定的完美的脉冲信号(以1 MHz为例)的持续时间应该恰好是1微秒，每500ns有一个跳变沿。但不幸的是，这种信号并不存在。如图1所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。这种不确定就是相位噪声，或者说抖动。
相位噪声是频率域的概念。相位噪声是对信号时序变化的另一种测量方式，其结果 [
查看详细 ]
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
