加法器最低位修正 文章 进入加法器最低位修正技术社区

DDS逻辑优化设计及Verilog实现

• 摘    要：本文主要介绍了在DDS系统中，为了提高芯片运算速度，加大输出带宽，减小芯片规模从而提高可靠性和频谱纯度而采用的优化方法及其VerilogHDL实现。关键词：流水线；输入寄存器结构；加法器最低位修正；压缩存储查找表 概述由于DDS频率合成方法具有低频率转换时间、低失真输出波形、高分辨率、高频谱纯度、可编程和宽频率输出范围等优良性能，在现代频率合成领域中具有越来越重要的地位。在许多应用领域中，如通信、导航、雷达和电子对抗等， DDS频率源都是主流的关键部件。 D
• 关键字： 加法器最低位修正  流水线  输入寄存器结构  压缩存储查找表