首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> m0

m0 文章

恩智浦宣布第一批K32 L微控制器投产;降低功耗以满足工业物联网传感器节点需求

  • 近日,恩智浦半导体公司日前宣布第一批K32 L系列MCU全球上市——K32 L3 MCU系列。本次发布之后,恩智浦很快还将推出本产品线的第二个系列——优化成本和功率的K32 L2 MCU系列。这一新的MCU系列基于Arm® Cortex®-M0+,面向功率敏感性终端节点,能够实现广泛的通用型工业和物联网(IoT)应用。 K32 L2 MCU的动态功耗较早期KL系列提高20%,采用高精度混合信号集成,包括搭载单差分输入模式的可配置16位ADC、DMA可寻址的12位DAC、高精度内部基准电压(1.2
  • 关键字: MCU  M0+  

大联大诠鼎集团推出基于Richtek产品的直流无刷电机驱动应用之吊扇解决方案

  • 致力于亚太地区市场的领先半导体元器件分销商---大联大控股宣布,其旗下诠鼎推出基于立锜科技(Richtek)RT7075及RM05N60的直流无刷电机驱动应用之吊扇解决方案。在全球节能减排的背景下,大联大诠鼎代理的Richtek推出了RT7075直流无刷(BLDC)电机驱动应用系统解决方案。直流无刷(BLDC)电机具有高效率,高功率,高可靠性和低发热等特性和优点,符合国家的节能减排要求。RT7075是集成了三相电机控制器和门极驱动器的2-in-1产品,它以32位ARM Cortex-M0为核心,与ADC、
  • 关键字: BLDC  M0  

Denso为下一代汽车选用赛普拉斯Semper无故障存储器

  • 北京,2019年4月10日 —— 全球领先的嵌入式解决方案供应商赛普拉斯半导体公司(Cypress Semiconductor Corp.)(纳斯达克代码:CY)日前宣布,赛普拉斯的Semper无故障存储器已被全球汽车零部件供应商Denso(电装)公司选中,支持其具备高级图形处理能力的下一代数字汽车驾驶舱的应用。Semper系列存储器采用了Arm® Cortex®-M0嵌入式处理内核架构,专为最严苛的汽车环境而设计。电装亟需具备高密度、耐久性且符合功能安全性标准的高性能代码与图形存储解决方案。赛普拉斯赛普
  • 关键字: 赛普拉斯半导体  Semper无故障存储器  Arm® Cortex®-M0  

Cortex-M0的RFID读卡器电路设计方案

  • Cortex-M0的RFID读卡器电路设计方案-本模块设计中采用的是较新的主控和射频芯片,价格较低,性能又强,而且在很长一段时间内不会有供货、价格等方面的问题。
  • 关键字: MCU  RFID  Cortex-M0  

基于Cortex-M0的USB密码键盘的设计与实现

  • 密码键盘广泛地应用在金融、电信、会员卡等很多领域,现在市场的密码键盘主要有三大类接口:PS2、串口和USB。但是随着个人计算机通用外围设备越来越少地使用串口和PS2接口,这两种接口正在逐渐从个人计算机特别是便携式电脑上消失。而现在市场上的很多USB密码键盘往往是采用在原来设计的基础上加PS2转USB芯片(HID类)或者UART转USB芯片(CDC类)实现,这就造成硬件版本不兼容,生产必须有两个硬件版本。本方案基于一套硬件结构,通过软件的升级方便地实现HID类和CDC类产品之间的转换。
  • 关键字: 密码键盘  USB  Cortex-M0  

基于Cortex-M0 MCU的捆扎机控制板卡的设计与实现

  • 文章描述了如何用新唐科技推出的ARM Cortex-M0系列MCU作为控制核心,来设计一款稳定性高、成本低的捆扎机控制板卡,此控制板卡包括模拟信号前端输入、数字信号输入、数字信号输出等接口。
  • 关键字: 自动捆扎机  模拟混合信号  Cortex-M0  

智能电表设计方案、案例及方案对比

  • 近年来,随着我国电网改造工作及智能电网建设的持续推进,推广智能电表已成为其中的重要内容,也是缓解电力供需矛盾、节能降耗、提高社会效益和经济效益的有效手段,电网智能化催热智能电表的大力发展。
  • 关键字: 智能电表  PLC  ZigBee  Cortex-M0  方案  

《Cortex-M0权威指南》之体系结构---程序映像和启动流程

  •   我们先来看看程序映像。        通常,Cortex-M0处理器的程序映像时从地址0x00000000处开始的。  程序映像开始处时向量表,其中包含了异常的其实地址(向量),每个中断向量的地址都等于“异常号*4”,比如,外部IRQ0的异常类型为16,因此其向量地址为16*4=0x40。这些向量的最低位都被置为1,以表示使用thumb指令。向量表的大小由实际使用的中断个数决定。  向量表中包含了MSP的初始值,它存储在向量表的头四个字节。  复位时,处理器首先读取向量
  • 关键字: Cortex-M0  处理器  

《Cortex-M0权威指南》之体系结构---嵌套中断控制器(NVIC)

  •   为了管理中断请求的优先级并处理其他异常,Cortex-M0处理器内置了嵌套中断控制器(NVIC)。NVIC的一些可编程控制器控制着中断管理功能,这些寄存器被映射到系统地址空间里,它们所处的区域被称为系统控制空间(SCS)。        NVIC有以下特性:  灵活的中断管理;  支持嵌套中断;  向量化的异常入口  中断屏蔽  灵活的中断管理  Cortex-M0处理器中,每一个外部中断都可以被使能或者禁止,并且可以被设置为挂起状态或者清除状态。处理器的中断可以是信号
  • 关键字: Cortex-M0  中断  

《Cortex-M0权威指南》之Cortex-M0编程入门

  •   嵌入式系统编程入门  微控制器是如何启动的  为了保存编译号的二进制程序代码,大多数的现代微控制器都会包含片上flash存储器。有些微控制器还可能有一个独立的启动ROM,里面装有Bootloader程序。微控制器启动后,再执行flash的用户程序前,Bootloader会首先运行。  在复位流程中,处理器会取出MSP的初始化值和复位向量,然后开始执行复位处理,这些信息都放在一个叫做启动代码的程序文件中。启动代码中的复位处理可能还会旅行初始化的职责,比如时钟控制电路和锁相环PLL的初始化。有些情况下,系
  • 关键字: Cortex-M0  

《Cortex-M0权威指南》之体系结构---异常和中断

  •   异常会引起程序控制的变化。在异常发生时,处理器停止当前的任务,转而执行异常处理程序,异常处理完成后,会继续执行刚才的任务。异常分为很多种,中断是其中之一。Cortex-M0处理器最多支持32个外部中断(IRQ)和一个不可屏蔽中断(NMI),中断事件的处理叫做中断服务程序(ISR),中断一般由片上的IO口的外部输入产生(边沿触发和电平触发)。  Cortex-M0处理器上可用的中断数量不确定,由厂商决定,最多32个外部中断。如果系统的外设很多,由于中断数目有限,多个中断源可能使用同一个中断连接。  除了
  • 关键字: Cortex-M0  中断  

《Cortex-M0权威指南》之体系结构---嵌套中断控制器(NVIC)

  •   为了管理中断请求的优先级并处理其他异常,Cortex-M0处理器内置了嵌套中断控制器(NVIC)。NVIC的一些可编程控制器控制着中断管理功能,这些寄存器被映射到系统地址空间里,它们所处的区域被称为系统控制空间(SCS)。  NVIC有以下特性:  灵活的中断管理;  支持嵌套中断;  向量化的异常入口  中断屏蔽  灵活的中断管理  Cortex-M0处理器中,每一个外部中断都可以被使能或者禁止,并且可以被设置为挂起状态或者清除状态。处理器的中断可以是信号级的(在中断服务程序清除中断请求以前,外设的
  • 关键字: Cortex-M0  NVIC  

《Cortex-M0权威指南》之体系结构---栈空间操作

  •   栈空间作为一种存储器使用机制,是“先入先出”的结构,在系统空间中用作临时数据的存储。栈空间操作的关键之一为栈指针寄存器,每次执行栈操作时,栈指针的内容会自动移动。在M0处理器中,栈指针为R13(SP),而且物理上存在两个栈指针,MSP,PSP,但每次只会使用一个,由CONTROL寄存器以及处理器的运行状态决定。  向栈中存入数据叫“压栈”(使用PUSH指令),回复数据叫“出栈”(使用POP指令)。根据架构不同,有些处理器压栈后地址增加,有些地址减小。Cortex-M0操作基于“满递减”的栈模型,意味着
  • 关键字: Cortex-M0  寄存器  

《Cortex-M0权威指南》之体系结构---存储器系统

  •   Cortex-M0处理器为32位处理器,所以具有最大4G的寻址空间。在体系结构上,存储器空间被划分位一系列的区域,每个区域都有推荐的用途,以提高不同设备间的可移植性。  M0处理器内置了各种不见,例如NVIC和一些调试部件,它们都被映射到系统空间的固定地址上。因此所有基于M0的设备在中断控制和调试方面,都由相同的编程模式。这种处理有利于软件移植,也方便调试工具提供商位M0的微控制器和片上系统SOC提供开发调试方案。   Cortex-M0支持大端和小端操作,使用相应的配置即可选择,但已经成型
  • 关键字: 存储器  Cortex-M0  

《Cortex-M0权威指南》之体系结构---系统模型

  •   Cortex-M0体系结构包括:系统模型、存储器映射、异常中断。这篇文章主要讲解Cortex-M0的系统模型。  操作模式和状态        如上图所示,Cortex-M0包括两种操作模式和两种状态  Thumb状态(Thumb state)  处理模式  线程模式  调试状态  处理器启动后处于Thumb状态,在这种状态下,处理器可以处于线程模式和处理模式,线程模式时执行普通代码,处理模式时执行异常处理。线程模式和处理模式的系统模型几乎一模一样,唯一的不同
  • 关键字: Cortex-M0  Thumb  
共46条 1/4 1 2 3 4 »

m0 介绍

您好,目前还没有人创建词条m0 !
欢迎您创建该词条,阐述对m0 的理解,并与今后在此搜索m0 的朋友们分享。    创建词条

热门主题

FPGA    DSP    MCU    示波器    步进电机    Zigbee    LabVIEW    Arduino    RFID    NFC    STM32    Protel    GPS    MSP430    Multisim    滤波器    CAN总线    开关电源    单片机    PCB    USB    ARM    CPLD    连接器    MEMS    CMOS    MIPS    EMC    EDA    ROM    陀螺仪    VHDL    比较器    Verilog    稳压电源    RAM    AVR    传感器    可控硅    IGBT    嵌入式开发    逆变器    Quartus    RS-232    Cyclone    电位器    电机控制    蓝牙    PLC    PWM    汽车电子    转换器    电源管理    信号放大器    树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473