首页　 资讯　 商机 　 下载　 拆解 　 高校　 招聘 　 杂志　 会展　 EETV　 百科 　 问答　 电路图　 工程师手册 　 Datasheet　 100例 　 活动中心　 E周刊阅读 　 样片申请
EEPW首页 >> 主题列表 >> 后端设计

后端设计 文章 进入后端设计技术社区

synopsys数字前后端设计流程

  • 数字前端设计流程（synopsys）流程1. 设计输入 1) 设计的行为或结构描述。 2) 典型文本输入工具有UltraEdit-32和Editplus.exe.。 3) 典型图形化输入工具-Mentor的Renoir。2. 代码调试 1) 对设计输入的文件做代码调试
  • 关键字： synopsys  数字  后端设计  流程    

ASIC后端设计中的时钟树综合

  • 摘要：时钟树综合是当今集成电路设计中的重要环节，因此在FFT处理器芯片的版图设计过程中，为了达到良好的布局效果，采用时序驱动布局，同时限制了布局密度；为了使时钟偏移尽可能少，采用了时钟树自动综合和手动修改
  • 关键字： ASIC  后端设计  时钟树    
共2条 1/1 1

后端设计介绍

您好，目前还没有人创建词条后端设计!
欢迎您创建该词条，阐述对后端设计的理解，并与今后在此搜索后端设计的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案：1101082052    京公网安备11010802012473