FPGA的堆叠封装，欲革背板与SoC的命

　　FPGA最基本的应用是桥接。随着FPGA的门数不断提高，雄心勃勃的FPGA巨头们早已不满足这些，他们向着信号处理、互联性和高速运算方向发展。未来，FPGA还有望与模拟和存储器厂商合作，做出SIP（堆叠封装）。

　　最近，笔者访问了Xilinx公司的CTO Ivo Bolsens，他说未来的FPGA一方面是在功耗、性能、价格方面进行不停地改进，未来将出现革命性的变化就是利用推迭封装（SIP），一个封装里面放多个裸片的技术，那么FPGA平台可能就会成为一个标准的、虚拟的SoC（Virtual SoC）的平台来应用。

　
图：未来：基于FPGA-可编程的背板

　　在这个封装中，可以放入混合处理、不同电压的裸片，这些裸片包括高电压的I/O，传感器阵列、非易失存储器、光通信、DRAM、混合信号和一些通用的接口。以替代带有硬化IP的单个大型裸片。目前，Xilinx与一些企业正在着手这方面的合作研究，但Ivo不愿透露合作企业的名字。

　　在我国，非常重视SoC的研发，而日本、美国等国家在重视SoC的同时，也在发展SIP，认为SIP的特点是价格低廉。目前SIP主要在存储器-存储器、逻辑-逻辑电路、处理器-处理器中采用。但混合模拟信号、FPGA、多电压裸片的SIP还很新鲜，同时也是一次SIP的革命：不仅是一家公司生产的同类产品的堆叠，还是不同芯片厂家多种产品的堆叠。

　　这实现起来有一定的难度：在FPGA领域很“独”的Xilinx之所以能够坐下来与多家公司合作，也正顺应了当今世界是平的特点——各家企业需要互相合作，才能创造共赢。因为当今世界复杂、产品上市时间快，很少有一家企业有实力独立完成所有的事情了。

　　十年前，曾听Xilinx的工程师扬言说，将来打开电脑，你们可能只发现一颗芯片，那就是Xilinx的FPGA，其中含有功能强大的处理器。这个愿望今天没有被实现。但是革了ASIC的命，使ASIC行业大大萧条。

　　今天，Xilinx又进行了下一个规划：SIP。听起来很美，要革系统背板和大型SoC的命。但是笔者相信，多家公司的默契合作需要一个漫长的过程，同时需要寻找一个用武之地（例如系统足够复杂，批量足够大），但早晚会来到。这正像科学家预测堆叠封装三维化也将出现，只是一个时间的问题了。