基于LpLVDS和CTL技术的便携产品I/O设计

　　I/O解决方案

　　如上所述，低功耗、高吞吐量以及超低电磁干扰信令技术是便携和消费产品应用设计的关键。因此，类似LVDS的差分信令技术在改善数据吞吐能力、抗噪声能力或电磁干扰性能方面成为系统的一个重要设计环节。LVDS的最大优点之一是其在正和负输出端的电流方向相反。如果输出正负端靠得够近，应该能够使电磁辐射相互抵消，这将大幅降低手机的电磁干扰和对手机本身通讯信号的影响。在手机等电池供电应用要求更低功耗的情况下，具有较低VCC工作能力的降低功耗LVDS技术版本(LpLVDS)是满足便携设计需求的关键。除了LpLVDS，飞兆半导体还开发了下一代I/O技术，即电流传送逻辑(CTL)，以提供更低功耗和更低电磁干扰的优势。

　　图1所示为各种接口信号技术的简要比较以及CTL技术在1Gbps速度下的眼图。与传统LVDS技术相比，CTL技术每个通道的功耗要小30%。同时，CTLI/O的电磁干扰比传统LVDS技术低10dB，比TTL技术低20dB。使用图1中的波形图可以解释原因，对于相同的时间间隔(这意味着相同的吞吐量)，CTL技术可以使用低很多的边沿上升速率轻易地在逻辑“0”和“1”之间进行切换，而CTL的摆幅仅为65mV，较传统LVDS技术的350mV量级相比小得多。较低的di/dt无疑能有效地减小磁性辐射。

　　数据传送解决方案

　　LpLVDS和CTL只提供针对LCD、相机成像器以及基带处理器之间接口的I/O解决方案。只有在采用某些并行至串行数据传送方案时，两者才能发挥其强大功能。借着锁相环路(PLL)技术，可以利用PLL输出的倍频频率将多个并行输入转换成串行流，这种电路一般称为串化器。使用同样的方式，当数据抵达显示屏一侧时，串行流经内部第二个PLL解码，并被变换回并行TTL信号以驱动LCD模块(LCM)。解码电路被称作解串器，传统的串化器和解串器的双PLL结构会增加功耗，飞兆半导体公司的单PLLuSerDes可以帮助设计人员借助LpLVDS和CTLI/O进一步节省功率，降低功耗。

　　图2：uSerDes在带有RGB接口的智能电话设计中的应用实例。

　　设计实例

　　图2所示为典型的LCD屏的“写”操作，此处采用基于LpLVDS或CTLI/O技术的uSerDes，从基带处理器向LCD显示器传递RGB数据。这是双处理器的翻盖式智能电话设计中一种典型RGB接口。使用LpLVDS技术或CTL技术，应用处理器上LCD接口输出的16位TTL并行数据总线，被串行化成单一高吞吐量差分数据流(D+和D-)。这种设计不仅有效地降低电磁干扰，而且因为省去了机体和翻盖之间大量电缆和连接器，所以成本也得以显著降低。此外，由于LpLVDS和CTL技术的电磁干扰辐射超低，因此无需采用电磁干扰滤波器，进一步降低了成本。

　　本文小结

　　随着未来3G手机的高分辨率显示器和相机等多媒体应用需求的增长，设计人员将逐渐从现时的并行TTL接口技术转向差分串行互联技术。具有低电磁干扰、高吞吐量、低功耗、抗噪声干扰等特性的接口技术，将成为超便携和消费产品市场的重要组成部分，而这些产品市场包括了手机、摄像机、打印机，以及其它对功率和电磁干扰有限制的显示终端。