9月4日，晶圆代工厂商力积电宣布，AMD等美国及日本厂商将以力积电Logic-DRAM多层晶圆堆叠技术，结合一线晶圆代工厂的先进逻辑制程，开发高带宽、高容量、低功耗的3D AI芯片，为大型语言模型AI应用及AI PC提供低成本、高效能的解决方案。

针对AI带来的对于GPU与HBM需求，力积电推出的高密度电容IPD的2.5D Interposer（中介层），也通过了国际大厂认证，将在力积电铜锣新厂导入量产。

此前，力积电与工研院合作开发了全球首款专为生成式AI应用所设计的3D AI芯片，刚拿下2024 World R&D100 AI芯片大奖，同时于今年SEMICON Taiwan 2024大展发布了3D晶圆堆叠的Logic-DRAM芯片制程技术，以此创新制程生产的3D AI芯片，应用在人工智能推论（Inference）系统，已展现数据传输带宽是传统AI芯片10倍、功耗仅七分之一的优异性能。

力积电近年大力研发的3D晶圆堆叠Logic-DRAM芯片制程技术，目前已和AMD、日本GPU芯片设计业者及多家国际系统大厂联手，以力积电Logic-DRAM多层晶圆堆叠技术，与一线晶圆代工大厂先进逻辑制程合作开发新型3D AI芯片，发挥3D晶圆堆叠的优势。

根据不同客户的AI芯片设计需求，力积电表示，透过合作伙伴爱普公司设计定制化DRAM芯片，再加上Logic-DRAM多层晶圆堆叠技术，与现有采用HBM的2.5D AI芯片构架相较，新款3D AI芯片能在相同单位面积提供高达100倍传输带宽、庞大內存容量。

另外，为支持GPU与HBM2E、HBM3的传输，力积电根据客户需求开发的2.5D Interposer搭配高密度电容IPD产品，已通过国际大厂的认证，目前该公司正积极在铜锣新厂布建生产线，以因应客户需求加速导入量产。

编辑：芯智讯-林子