9月4日，在台北举行的“Semicon Taiwan 2024”展会上，三星电子存储器事业本部部长(社长)李正培作为主题演讲嘉宾，介绍了三星的HBM优势。

李正培表示，目前AI时代遇三大挑战，即能耗、因内存带宽限制带来的AI性能限制，以及储存容量限制。由于带宽和内存容量需求增加，目前的HBM构架已经无法满足需求，加上HBM能耗较高，即数据传输与GPU间的能耗较高，因此三星将推出新的HBM构架，以减少当中传输。

三星提出的新的解决方案与SK海力士一样，虽然HBM3E及之前的HBM都是采用DRAM制程的基础裸片（Base Die），采用2.5D 系统级封装，但是到HBM4都计划将DRAM Base Die 改成Logic Base Die，以及3D封装，以推动性能和能效进一步提升。

具体来说，这个Logic Base die是连接AI加速器内部图形处理单元（GPU）和DRAM的必备组件，位于DRAM的底部，主要充当GPU和内存之间的一种控制器，并且这个Logic Base Die与之前的Base Die不同，它可以让客户自行设计，可以加入客户自己的IP，有利于HBM实现定制化，从而让数据处理更为高效。预计可以将功耗大幅降低至之前的30%。

三星在HBM4以前的DRAM制程Base Die，都是由自家內存部门负责制造，但随着下一代的HBM4的Base Die转向 Logic Base Die，这部分则将交由逻辑制程晶圆代工厂制造，三星存储部门则负责制造核心的DRAM Die，因此未来內存制造商和晶圆代工业者与客户的合作关系越来越紧密。

李正培表示，“仅靠现有的存储器工艺来提高HBM的性能是有限的，必须结合逻辑制程才能最大限度地提高 HBM 性能。”不过，这个Logic Base Die的制造并不会限制客户交由三星设计（帮助客户加入客户自己的IP或者选择三星提供的IP）或一定要使用三星晶圆代工厂来代工，客户可以自由选择。

但是，李正培也指出，三星在生产定制 HBM 方面具有优势，因为三星同时拥有半导体设计和晶圆代工能力，并且在市场上拥有强大的地位。

另外，三星也将推进新的HBM封装技术，将通过HCB连接技术，使堆叠增加30%、热阻（thermal resistance）减少20%，再通过3D封装实现更大带宽、更大容量、能耗更少。比如Logic Base Die和内存之间的带宽可以达到70.5TB/s。

最后，李正培强调，三星可以一次性完成从Logic Base Die设计、代工制造、封装的所有工作，可以提供一站式的服务。也可以与很多生态系伙伴共同合作，满足客户不同需求，可使用不同伙伴的设计和服务。

相比之下，SK海力士在逻辑制程的能力上存在一定的欠缺，为了解决这一问题，SK海力士也计划和台积电进行合作。虽然此前SK海力士自己制造Base Die，但从第6代的HBM4开始，将会委托台积电生产Logic Base Die，以进一步提升效率。

编辑：芯智讯-浪客剑

专栏文章内容及配图由作者撰写发布，仅供工程师学习之用，如有侵权或者其他违规问题，请联系本站处理。 联系我们