近日，标准组织JEDEC固态技术协会公布了新一代的高带宽内存HBM4的标准制定即将完成。HBM4 旨在超越当前发布的 HBM3 标准，进一步提高数据处理速率，同时保持更高带宽、更低功耗以及增加每个芯片和/或堆栈容量等基本功能。这些进步对于需要高效处理大型数据集和复杂计算的应用程序至关重要，包括生成式人工智能 （AI）、高性能计算、高端显卡和服务器。

具体来说，与 HBM3 相比，HBM4 将每个堆栈的通道数增加一倍，并具有更大的物理占用空间。为了支持器件兼容性，该标准确保单个控制器可以在需要时同时使用 HBM3 和 HBM4。不同的配置将需要不同的转接板来适应不同的封装。HBM4 将指定 24 Gb 和 32 Gb 容量密度，并可选择支持 4 层、8 层、12 层和 16 层 TSV 堆栈。该委员会已就高达 6.4 Gbps 的速度达成了初步协议，并且正在讨论更高的频率。

值得注意的是，英伟达（NVIDIA）已经宣布为其下一代 Rubin AI 加速器配备HBM4。

HBM大厂SK海力士此前曾表示，他们计划将存储器和逻辑半导体集成到单个封装中，这意味着不需要额外的封装技术，并且考虑到单个芯片将更接近这种实现，它将被证明具有更高的性能效率。为了实现这一目标，SK海力士计划建立一个战略“三角联盟”，这将涉及台积电的半导体和英伟达的产品设计，从而产生可能具有革命性的最终产品。

编辑：芯智讯-林子

专栏文章内容及配图由作者撰写发布，仅供工程师学习之用，如有侵权或者其他违规问题，请联系本站处理。 联系我们