专栏中心

EEPW首页 > 专栏 > 3D封装技术定义和解析

3D封装技术定义和解析

发布人:蟑螂恶霸 时间:2020-05-21 来源:工程师 发布文章

  SIP有多种定义和解释,其中一说是多芯片堆叠的3D封装内系统集成,在芯片的正方向堆叠2片以上互连的裸芯片的封装。SIP是强调封装内包含了某种系统的功能封装,3D封装仅强调在芯片方向上的多芯片堆叠,如今3D封装已从芯片堆叠发展到封装堆叠,扩大了3D封装的内涵。

2.1.jpg

  3D封装的形式有很多种,主要可分为填埋型、有源基板型和叠层型等3类。填埋型三维立体封装出现上世纪80年代,它是将元器件填埋在基板多层布线内或填埋、制作在基板内部,它不但能灵活方便地制作成填埋型,而且还可以作为IC芯片后布线互连技术,使填埋的压焊点与多层布线互连起来。这就可以大大减少焊接点,提高电子部件封装的可靠性。有源基板型是用硅圆片集技术,做基板时先采用一般半导体IC,制作方法作一次元器件集成化,形成有源基板,然后再实施多层布线,顶层再安装各种其他IC芯片或元器件,实现3D封装。叠层型三维立体封装是将LSI、VLSI、2D-MCM,甚至WSI或者已封装的器件,无间隙的层层叠装互连而成。这类叠层型是应用最为广泛的一种,其工艺技术不但应用了许多成熟的组装互连技术,还发展了垂直互连技术,使叠层型封装成为发展势头最迅猛发展速度最快的3D封装。但有源基板型3D封装却是人们一直力求实现的封装。

  伴随着手机的大量使用,手机的功能越来越强大,既要实现轻、薄、小又要功能强大,这其中离不开的就是叠层型的3D封装。目前有许多种基于堆叠方法的3D封装,主要包括:硅片与硅片的堆叠(W2W)、芯片与硅片的堆叠(D2W)以及芯片与芯片的堆叠(D2D)。归纳起来其主要堆叠方式可以通过2种方法实现:封装内的裸片堆叠和封装堆叠,封装堆叠又可分为封装内的封装堆叠和封装间的封装堆叠。

  裸片堆叠的封装主要有2种,一是MCP,二是SCSP。MCP涵盖SCSP,SCSP是MCP的延伸。SCSP的芯片尺寸比MCP有更严格的规定,通常MCP是多个存储器芯片的堆叠,而SCSP是多个存储器和逻辑器件芯片的堆叠。裸片堆叠的关键技术是:

  ①圆片的减薄技术,目前一般综合采用研磨、深反应离子刻蚀法和化学机械抛光法等工艺,通常减薄到小于50μm,为确保电路的性能和芯片的可靠性,业内人士认为晶圆减薄的极限为20μm左右。

  ②低弧度键合技术。因为芯片厚度小于150μm,所以键合弧度必须小于这个值。目前采用的25μm金丝的正常键合弧高为125μm,而用反向引线键合优化工艺可以达到75μm以下的弧高。与此同时,反向引线键合工艺增加一个打弯工艺以保证不同键合层的间隙。

  ③悬梁上的引线键合技术。必须优化悬梁上的引线键合技术,因为悬梁越长,键合时芯片变形越大。

  ④圆片凸点制作技术。

  ⑤键合引线无摆动模塑技术。裸片堆叠封装的主要缺点就是堆叠中一层集成电路出问题,所有堆叠裸片都将报废,但毫无疑问裸片堆叠能够获得更为紧凑的芯片体积和更为低廉的成本。例如AMKOR公司采用了裸片叠层的封装比采用单芯片封装节约了30%的成本。


专栏文章内容及配图由作者撰写发布,仅供工程师学习之用,如有侵权或者其他违规问题,请联系本站处理。 联系我们

关键词:

相关推荐

RK3576 + ROS2 SLAM建图与导航实战

消息称小米计划下半年在印度扩张大家电业务,含空调、冰箱等

消费电子 2026-03-13

伊朗战争若持续 将严重影响全球半导体供应链

联发科打造芯片、AI模型到系统整合的全面边缘AI生态

​中科曙光scaleFabric首发:中国高端RDMA迈入自研时代 国产原生RDMA网络scaleFabric发布 填补大规模智算互联空白

第四届飞思卡尔智能车竞赛华北赛区决赛

视频 2010-02-01

米尔亮相德国嵌入式展2026 Embedded World

第四届飞思卡尔智能车竞赛华南赛区光电组第一名

视频 2010-02-01

第四届飞思卡尔智能车竞赛华南赛区摄像头组第一名

视频 2010-02-01

从英特尔10-K报告细节看英特尔制造业务的困境与改善的可能性

EDA/PCB 2026-03-13

消息称三星拿下苹果2000万块iPhone Fold屏幕订单,5月开始量产

政府工作报告再提「未来产业」,半导体机会在哪?

国际视野 2026-03-13

第四届飞思卡尔智能车竞赛西部赛区摄像头组第一名

视频 2010-02-01

第四届飞思卡尔智能车竞赛华南赛区摄像头组第二名

视频 2010-02-01

印度拟设立超百亿美元新基金 加码支持本土芯片制造产业

EDA/PCB 2026-03-13
更多 培训课堂
更多 焦点
更多 视频

技术专区