高速数字设计人员面临的一个挑战就是处理其电路板上的过冲、下冲、错配阻抗振铃、抖动分布和串扰问题。这些问题都可归入信号完整性范畴。许多高速设计人员都使用输入/输出缓冲信息规范 (IBIS) 建模语言来预见并解决信号完整性问题。该建模语言自20 世纪90 年代以来便得到广泛的运用,并已发展成为一种正式的标准:
EIA-ANSI 656-B。IBIS论坛2008 年8 月发布的第5 版标准仍然盛行。IBIS 使用电流-电压 (I-V) 和电压-时间 (V-t) 数据表来描述某个器件的I/O 引脚特性。厂商们通过仿真或测量其器件I/O 单元生成这些表。
对于那些现在高达20 Gbits/秒时钟频率的高速设计来说,我能够理解对于这类系统仿真工具的需求。IBIS 使得SPICE 仿真选项显得不那么重要,因为仿真时间大大缩短,并且拥有同样的准确度。我所说的IBIS 仿真时间更短,是相对于一个大型PCB 系统需要数天或数周时间来完成一次晶体管级SPICE 仿真而言的,其执行一次IBIS 仿真只需数分钟或几小时的时间。通过一次IBIS 仿真,您可以生成许多传输线响应和眼图。
IBIS 格式已经表明了其在高速应用行业中的价值。然而,它让我真正感到吃惊的地方是广大客户现在正要求提供对更低频率器件(例如:低于40 MHz的时钟器件)的IBIS 支持。最初,我以为组件工程师们一直试图标准化其校验表。现在,我并不那么确定了。即使在更低频率下,我们也面临许多信号完整性问题,这是因为数字信号边缘速率。这些快速边缘速率负责振铃的时钟信号,从而引起一条命令甚至ADC 突发2 增益的错译。IC 厂商拥有非常成熟的SPICE 仿真宏模型,可用于精密器件,但是他们正紧跟我们的IBIS 数字I/O 模型库。图1描述了一个IBIS 模型仿真非常有效的例子。
图1ADC 处理器时钟信号 (CH3) 和处理器上ADC 的数据信号 (CH12)。
可在线获取该系统的结构图。
图1 中,设计人员并未注意线路阻抗。该图显示了系统中ADC 的测得结果。ADC 和处理器均位于其各自的板上,设计人员只是简单地通过一条1 米长的CAT-5 双绞线将两块板连接到一起。在图1 中,处理器的时钟信号频率 (CH3) 为2.25 MHz。该ADC 使用这一信号来将数据传输同步回处理器 (CH2)。
最初,设计人员认为这两个器件之间的慢时钟速度不会引起端接问题。然而,时钟和数据信号端接方法会形成许多超出规定高电平和低电平阈值(过冲和下冲)的信号,存在错误边缘(振铃)的信号并降低操作余量(弱化眼图)的信号。
IBIS 仿真来帮忙!在您将电路实现为硬件以前可节省时间并降低成本。在进行原型设计以前,您对某种设计进行仿真时,厂商提供的IBIS 模型以及您电路板的模型都是您工具箱中有用的东西。信号完整性问题对您的高速系统和低速系统都会产生影响。利用早期阶段的仿真电路分析,您可以给您的系统施加许多不同的条件,以防止并检测常见信号完整性问题。
参考文献
· 《了解信号完整性的重要性》,作者:Green, Lynne,IEEE 电路与器件,1999年 11 月。
有关Signal Chain的更多技术文章
专栏文章内容及配图由作者撰写发布,仅供工程师学习之用,如有侵权或者其他违规问题,请联系本站处理。 联系我们
相关推荐
应用CPLD实现交通控制系统芯片设计
研究:AI 医疗诊断平均准确率 52.1%,与非专家医生相当
基于AD855X的压力变送器的校准系统
CW7800构成的集成稳压器的升压电路之一
850串口问题
论AGI与人形机器人
瑞萨RA0单片机连载之―面向对象之I2C驱动OLED
如何减少车灯控制器MCU的数量来优化成本
问一个ARMLINK的问题
CW7800构成的集成稳压器的升压电路之二
EMI噪声源的分析与优化方法
ADI在线研讨会:利用 ECG AFE 简化病人监护仪设计
ADI公司DiffAmpCalc导览
在CPLD管理下实现高效多串口中断源
有搞AVR的前辈没,能提供AVR应用的完整例子学习吗?
如何建立中游领域性KG(知识图)
CW7800构成高输入电压的集成稳压电源电路之一
CW7800构成高输入电压的集成稳压电源电路之二
用PowerPC860实现FPGA配置
应用CPLD及EPP技术对CCD信号像素级的高速采集
瑞萨RA0单片机连载⸺OLED面向对象显示字符串
[求助]请问windML哪有?怎么用啊?
想问个工作模式的问题!!
如何申请ADI免费样片
ADI在线研讨会:解决工业自动化领域的隔离难题
掌握拓扑选择:优化电池供电设备设计
用CPLD控制曼彻斯特编解码器
CW7800构成的正、负电压同时输出的集成稳压电源电路
OpenAI o3 模型基准测试成绩遭质疑,实测分数远不及宣称
关税抵制双重暴击,特斯拉cybercab首秀已不能再拖