1,set_clock_uncertainty   (uncertainty 也就是skew)
2,lib的DRC规则是为了防止在制造过程中出错而设定的，受限于工厂的工艺技术
3,check_design
4,report_hierarchy
5,all_clocks all_inputs all_outputs
6,get_clocks xxx字符串 get_inputs get_outputs
7,时钟约束的时候要有10% - 20%的余量
8,set_input_delay -min 和 set_output_delay -min是用来分析holdtime的，在design compiler中可以不设
9,compile -map_effort high
9,report_attribute report_constraint report_timing report_cell report_power report_net report_design
  report_port report_area report_reference 都是单数

专栏文章内容及配图由作者撰写发布，仅供工程师学习之用，如有侵权或者其他违规问题，请联系本站处理。 联系我们