在积塔所构建的方案化代工体系中，存储正成为其中的核心板块与关键方向，如今已逐渐成为衡量代工平台综合能力的重要维度。

长期以来，芯片代工行业的竞争焦点集中在工艺制程、产能规模、交期稳定性与质量管控上，但这一格局正随下游需求结构的变革而悄然改变。在汽车电子、工业控制、数据中心等高可靠应用场景中，具备独立运行能力的芯片，往往需要集成逻辑运算、模拟控制与程序/数据存储功能。这类芯片对嵌入式非易失存储（eNVM）的依赖远胜于消费类产品——不仅要求断电后保留代码与关键参数，还需在宽温区间内实现稳定读写，并在整个产品生命周期中保持性能一致性。由此，嵌入式非易失存储技术的实力，逐渐成为评判代工平台能力的核心指标。

据QYResearch机构数据统计，2025年全球嵌入式非易失性存储器市场销售额达到了153亿美元。这一数据既印证了技术的发展潜力，也凸显存储能力已从代工平台的配套环节，转变为系统化平台竞争的核心要件。

积塔半导体早已瞄准这一趋势，针对性布局多项存储技术，为客户打造了多元化的技术解决方案。而在本次技术创新研讨会上，积塔半导体与英飞凌正式签署项目合作协议，成为全场关注的核心焦点。

存储技术路线之争：没有一把万能钥匙

嵌入式非易失存储领域并非由单一技术主导，代工厂的主流技术路线主要分为三类：ETOX（eFlash）、新型存储（FeRAM/RRAM等）以及 SONOS，三者各有适配场景，也存在相应的技术局限。

eFlash是工业界最为成熟的嵌入式存储方案，其可靠性拥有充分的量产数据支撑，在大容量代码存储场景中表现亮眼。但该技术工艺集成复杂度高，通常需额外引入10层甚至更多光刻层，推高了制造成本；更关键的是，28/22nm制程节点被业界普遍视为eFlash规模化应用的终点，相比物理极限，经济壁垒更加难以逾越——在更先进节点上，eFlash的集成成本已难以接受。

包括FeRAM、RRAM、PCM等在内的新型存储代表着嵌入式存储的未来方向，在低功耗、高擦写耐久性和先进节点扩展性上展现出各异的显著优势。从产业化进展来看，RRAM与PCM则在汽车市场渗透方面走在前列，英飞凌（eRRAM）和意法半导体（ePCM）是代表性推动力量。然而，新型存储技术的量产数据积累有限，尤其是在高温可靠性方面仍需进一步验证，一定程度上放缓了它成为主流技术的步伐。

SONOS则处于一个独特的中间地带，核心优势在于与逻辑工艺的天然兼容性：将SONOS eNVM模块集成到代工CMOS工艺中，通常只需新增约几张光罩，且无需引入额外的高压氧化层。这意味着更低的集成成本和更简洁的工艺路径。同时，SONOS对于系统级芯片（SoC）产品的适配性极强，与标准逻辑/混合信号CMOS工艺的兼容性非常高。此外，SONOS技术已在MCU产品中大规模应用近二十年，出货量达到数十亿颗，展现出成熟可靠的量产能力。因此，对于工业控制、消费类应用，以及经过专项设计优化的车规级应用来说，SONOS提供了一条性能、成本与成熟度相对均衡的现实技术路径。

事实上，存储技术路线的选择并非非此即彼，积塔半导体的判断是：eFlash、SONOS、新型存储各有其位置，致力于为客户提供多元化选择，而非押注单一技术。

积塔半导体副总经理王俊表示：“此次高品质SONOS技术的补齐，是在已有嵌入式存储布局基础上的能力扩充，能够让客户在可靠性要求高且成本敏感的应用场景中，新增一种经过量产验证的优质选项，进一步为客户创造更丰富的技术价值。”

从功率代工起家，走向系统级能力

要理解积塔半导体此次的存储技术布局，可先从其发展脉络入手。

积塔半导体的前身是1988年在上海徐汇成立的上海先进半导体，长期深耕功率器件代工领域，不仅在功率分离器件和功率IC方面积累了深厚的工艺沉淀，更在车规认证方面形成了显著优势：车规IGBT、碳化硅功率器件先后量产上车，车规级晶圆累计出货已超过数百万片。这些车规领域的经验积累，成为其技术升级的重要基石。

2017年积塔半导体在临港成立后，基于行业竞争格局做出战略调整：在成熟制程竞争日趋激烈的背景下，单纯的功率代工已难以支撑长期差异化发展，唯有打造覆盖数字、模拟与功率的协同工艺体系，才能满足客户从器件到系统的一站式需求。

围绕这一目标，积塔半导体在临港新建了12英寸产线，整合CMOS数字逻辑平台和BCD数模混合工艺平台，逐步构建方案化代工能力。本次技术研讨会正是这一转型成果的集中呈现，从用于电源管理、驱动的90nm BCD工艺，再到55/40/28 nm的控制、射频逻辑工艺，多工艺节点的协同能力已逐步成型。

然而在方案化工艺的整体版图中，存储一度是相对薄弱的一环。对于想要承接MCU、RFID、NOR Flash等应用的晶圆代工厂而言，一套能在同一逻辑平台上低成本集成、且具备充足量产数据的嵌入式存储方案至关重要。此次引入SONOS技术，正是积塔为优化方案化代工的存储能力、完善工艺拼图所迈出的关键一步。

SONOS：从量产验证到系统赋能

此次积塔半导体引入的SONOS技术，核心价值在于商业化量产成熟可靠，同时设计及工艺的整体化授权可保障后续制造、开发及优化的连续性和稳定性。另外，SONOS技术对于独立式、嵌入式存储都有很好的应用场景。

王俊在采访中表示，积塔一直都积极地同国际大厂合作。通过同国际芯片大厂的项目技术合作，不仅使积塔能快速提升特色技术代工能力，也能让积塔的工艺技术更匹配全球市场需求。此次与英飞凌的项目合作，正是这一合作思路的又一次落地实践，未来将围绕MCU、NOR存储、甚至存算一体等应用为客户提供更具竞争力的解决方案。

对积塔半导体而言，此次SONOS技术的引入，是其方案化代工能力的重要升级。王俊强调，依托该技术，积塔在同一工艺平台上具备了同时支持MCU、RFID、NOR Flash、PMIC和智能传感等多类型芯片制造的基础能力，进一步强化了特色存储代工实力，得以向客户提供“存储+控制+驱动+功率”的一站式产能供应与特色代工解决方案，真正实现从单一工艺优势到方案化平台能力的跃升。

从芯片设计公司的视角来看，代工厂存储能力的完整性，直接影响着产品架构、研发周期与供应链安全。一方面，在同一Fab内实现控制逻辑与嵌入式存储的集成，避免了多源验证带来的兼容性问题，显著降低供应链复杂度；尤其在车规和工业等需要长期稳定供货的场景中，这种集成优势尤为突出。另一方面，SONOS相对较低的成本门槛与成熟的量产数据，使设计公司在原型验证阶段迭代更快、风险更低。

而此次积塔扩充存储能力带来的价值，不仅体现在成熟应用场景的效率与成本优化上，更在新兴应用领域为设计公司构筑了全新的技术支撑。值得关注的是，随着机器人、边缘AI等对低功耗存算需求的持续增长，积塔半导体的方案化代工能力也为设计公司打开了更广阔的创新空间。

结语

代工行业的竞争，从来不只是产能和价格。当越来越多的客户需要在同一平台上集成控制、存储、驱动与功率能力时，Fab的方案化服务能力开始成为真正的护城河。

积塔半导体此次以SONOS为代表的存储布局，是其方案化代工战略的重要组成部分。在eFlash提供大容量高可靠方案、RRAM等新型存储代表未来方向的同时，SONOS以其工艺兼容性好、集成成本低、量产数据充分的特点，补全了可靠性要求高且成本敏感的应用场景下的选项空白。三条路线并行，让积塔半导体面对不同客户需求时，都有话可说、有方案可选。

对于国内Fabless生态而言，这意味着在芯片从架构设计到量产交付的链路上，又多了一个能提供完整工艺选项的本土Foundry。而积塔半导体真正想要证明的，或许不仅仅是“我们也有存储”，而是当企业需要一个能支撑系统级设计的代工伙伴时，积塔是一个值得认真考虑的选择。

UPF互操作性测试大会将于4月21-24日与蓝牙亚洲大会暨展览同期举行。测试对全部成员开放，所有正式版规范皆可参与。UPF注册者可同时参加蓝牙亚洲大会暨展览。

大会与展览亮点前瞻 

· 推动人工智能、工业及医疗健康领域的互联创新：大会将结合全球和本地市场需求，举办三场圆桌讨论，探讨蓝牙技术如何助力人工智能、工业及医疗健康应用在实际场景中落地实施。整体内容与中国“十五五”规划的重点议题相呼应。

· 沉浸式互动展区首次亮相：蓝牙中国兴趣小组（Bluetooth China Interest Group, CIG）将在现场设立汽车生态展区和音频生态展区，展示蓝牙技术在真实场景中的应用。

      o 汽车生态展区：现场演示将展示数字钥匙和胎压监测系统（TPMS）等应用，让观众直观体验蓝牙在智能汽车和车联网领域的价值。

      o 音频生态展区：聚焦蓝牙低功耗音频和Auracast™广播音频的实际应用，让观众带来沉浸感的下一代音频体验。

· 蓝牙创新讲堂：今年新增的“蓝牙创新讲堂”将展示AIoT等创新应用，以及蓝牙技术测试与产品认证的最佳实践。邀请生态合作伙伴、系统厂商、开发者和工程师参与交流。

· Auracast™广播音频实时翻译：该功能将在大会中全面应用，为演讲提供实时多语言翻译，让与会者能够无缝参与。

· 促进全球蓝牙生态协作：本次大会提供了一个全面的平台，用于展示技术、产品及应用创新，从而推动跨行业的资源整合、商业合作及生态协同效应。

精彩大会议程

大会将深入解析下一代蓝牙TM技术发展，包括Auracast™广播音频、蓝牙TM信道探测（Channel Sounding）等前沿创新，并展示即将发布的高吞吐量数据传输（HDT）、超低延迟HID、高清无损音频等新技术。

蓝牙技术联盟高管将携手德州仪器、高通、华为、Nordic、OPPO、Silicon Labs、泰凌微电子、vivo、小米、意法半导体等行业伙伴，重点展示蓝牙技术在AI、音频、汽车、工业、医疗健康、智能照明、智能零售等多场景中的应用与发展趋势。

我们已经介绍了 碳化硅如何革新电源设计、工业与服务器电源。

本文为第二篇，将介绍三种替代 Si 和 SiC MOSFET的方案

SiC JFET

● 常开型

● 极低的导通电阻 RDS(on)

● 栅极偏置电压为 0V 时导通

● 栅极驱动电压范围：-20V至+2V

● 通过栅极电阻RG 控制开关速度

● 可利用 PN 结二极管作为芯片温度TJ 传感器实现自监测

SiC Combo JFET

● 常闭型

● 可独立访问 MOSFET 与 JFET 栅极

● 集成芯片温度检测功能

● 通过栅极电阻RG控制开关速度

● 通过施加 2V VGS 和 1 mA 的正向偏置电流，对 JFET 的栅极进行过驱动，可使 RDS(on) 进一步降低10–15%

● 可选通过 JFET 栅极控制开关速度

● 支持多 FET 器件并联

● 更适合低速开关应用

SiC Cascode JFET

● 常闭型

● 极低导通电阻 RDS(on)，关断损耗极小

● 在 0V 时可作为电压阻断器

● 栅极驱动电压范围：0V至+12V，或使用缓冲电路时-5V至+20V（-3V至+18V时可实现最佳MOSFET性能）

● 可使用市售栅极驱动器，实现更灵活的栅极驱动

● 可通过外部 RG 控制开关速度（有一定开关损耗），或使用缓冲电容 C 控制

● 具备优异的 MOSFET 体二极管特性，正向压降 VF 极低，反向恢复电荷QRR 极小

● 更适合高频开关应用

SiC MOSFET

● 常闭型

● 低导通电阻 RDS(on)

● 便于并联与速度控制

● 不具备温度自监测功能

在某些应用场景中，让半导体器件处于常开状态更为便利。右侧的电路图展示了一个典型示例：通过简单的过驱动方式实现可双向阻断的直接驱动电路。在此电路中，由于器件处于常开状态，即使没有栅极驱动电源，每个JFET也处于导通状态。利用市售的栅极驱动器可直接驱动每个JFET的栅极。

此处，每个JFET的开尔文源极端子与栅极驱动器的公共引脚 COM 相连，JFET的导通通过一个大阻值的栅极电阻 RODV 实现，无需外部电压调节。可以将 RODV 视为与 JFET 的栅-源二极管协同工作，共同构成其自身的稳压器。

假设在该电路中，栅极驱动器供电电压 VDD 和 VSS 为±15V，栅极电阻 RODV 取值为1kΩ。当栅极电流处于毫安量级时，JFET 的栅-源电压 VGS 在室温条件下约为2.3V。栅极驱动电流可通过以下公式进行近似计算：

栅极驱动电流约为12.5 mA，即每个JFET栅极约6.25 mA。由此可得，栅极驱动的功耗为15 V × 12.5 mA = 0.19 W。正是如此低的功耗，既实现了更低的导通电阻（RDS(on)），又保证了良好的片上温度检测功能。仅需1 mA的电流就足以对JFET栅极提供正向偏置，进一步降低RDS(on)；而进行温度检测时，也仅需5至10 mA的电流即可轻松实现。

与包括SiC MOSFET和超结（super-junction，SJ）MOSFET在内的所有其他半导体技术相比，安森美（onsemi）第四代SiC JFET和Cascode JFET，是迄今为止在任何给定击穿电压下最接近理论最小导通电阻（即所谓的单极极限）的器件。

这主要得益于安森美革命性的半导体制造工艺。通过采用自对准沟槽沟道（self-aligned trench channel）制造技术，栅极结构能够自动与源极和漏极精确对齐，从而有效缩小漂移区。正是这种制造工艺，使得器件具备了低导通电阻（RDS(on)）、高阻断电压、更强的电流承载能力以及更快的开关速度，同时还拥有正温度系数，便于并联使用。

垂直型JFET截面图

SiC JFET带来的最具影响力的优势或许是降低总成本，这主要源于两个关键因素：更小的PCB占用面积和发热量大幅减少。这一优势使SiC Cascode JFET相比SiC MOSFET具有巨大优势。

SiC JFET的单位面积导通电阻（RDS(A)）约为SiC MOSFET的一半，仅为低压硅（Si）MOSFET的约10%。这不仅提升了系统性能，也带来了成本优势。

在对比导通电阻随温度变化的曲线时，尽管第四代（Gen4）SiC JFET的电阻-温度曲线斜率比某些其他工艺更陡，但其 RDS(A) 的优势仍然超过2倍。

第一象限开关时序

由于JFET是常开型器件，需要对栅极驱动施加负电压才能将其关断并阻断高压（包括电压尖峰）。在所谓的JFET工作“第一象限”期间，当电压向0V增加时，器件开始导通。施加正的漏源电压 VDS 会使漏极-栅极PN结反向偏置，导致其耗尽区扩展。如果 VDS 持续增加，直至耗尽区填满整个沟道，JFET将进入“饱和”状态，沟道被“夹断”，电流不再随 VDS的增加而增大。

施加正的栅源电压（VGS）会使漏极-栅极和栅极-源极之间的PN结处于正向偏置状态，导致耗尽区收缩并抑制其扩展。正如我们将看到的，根据工作条件的不同，施加正的 VGS 是降低导通电阻的简易方法。

由于SiC JFET的栅极由栅极-源极和栅极-漏极之间的PN结构成，无需额外的栅极氧化层屏蔽结构。这不仅避免了增加导通电阻，还从根本上消除了栅极氧化层的可靠性问题。此外，JFET不存在漏极-源极输出电容，其全部输出电容都存在于漏极与栅极之间，因此有：COSS = CRSS。这一特性使得JFET的开关速度可以通过简单调节栅极电阻（RG） 来精确控制。

下方图表展示了安森美UJ4N075004L8S SiC JFET在25°C环境温度（上图）和175°C（下图）下的输出特性曲线。当栅源电压 VGS 为 -5 V 时，其沟道宽度被耗尽区完全夹断，器件处于完全饱和状态，电流受到限制。

将 VGS 提升至-4V可使耗尽区收窄、导电沟道变宽，从而增加导电性并降低导通电阻。在此“Active”区内，增大 VDS 会扩展耗尽区，但此时电流随 VDS 的增加已不再显著上升，导致输出特性曲线发生弯曲。

图表中蓝色虚线左侧区域对应所谓的“ohmic ”区，该区域右侧蓝线之外才进入“Active”区或线性区。在“ohmic ”区内，随着栅源电压 VGS 的升高，电导率增加，电阻下降。当 VGS 达到 0V 时，JFET 完全导通，漏极与源极之间的电流沟道完全开启。若在此基础上将 VGS 继续提升约2V，导通电阻 RDS(on) 可进一步降低达 15% 。

安森美UJ4N075004L8S 750 V, 4.3 mΩ JFET

第三象限开关时序

在过去，JFET没有固有体二极管常被视为一种缺陷。但在现代功率应用中，这反而成了一项优势——尽管要充分发挥这一优势需要一定的设计技巧，尤其是在反向导通阶段，即工程师所称的“第三象限”操作中。

上方的一组平面示意图展示了一个处于反向偏置状态的安森美第四代 JFET，其栅源电压 VGS 为 -15V。虽然该 JFET 在第一象限可阻断数百伏电压，但其在第三象限的阻断电压能力相对有限，更多取决于漏极-栅极二极管与栅极-源极二极管的偏置状态，而非温度。左图中，漏源电压 VDS 为 -3V。

此时 VGS 与 VDS 之间的差值为 -12V，低于阈值电压 VG(th) ，因此沟道完全阻断，无源极-漏极电流通过。当 VDS 降至 -9V 且差值减小至 -6V 时，沟道略微开启，允许微小电流通过。在右图中，当差值达到 -4V（超过阈值电压2V）时，源极-漏极电流得以更自由地流动。

当 VDS 低于阈值差值时，JFET 在第三象限的阻断能力通常受限，而这也正是 JFET 快速开关能力发挥作用之处，该特性使得“死区时间”能被尽可能缩短。

由于JFET的栅源电压 VGS 会随温度变化，因此向栅极注入一个微小的正向偏置过驱电流（范围在1 mA至5 mA之间），即可通过外部电路（例如放大器）轻松测量JFET的结温 TJ 。该过驱电流会在栅源之间的二极管上产生一个压降，而此压降能以高度可预测的方式反映结温 TJ 。通过测量 VGS 压降，即可依据公式推导出 JFET 的温度。

类似地，利用结温 TJ 作为关键变量，通过测量漏源电压 VDS 即可获得可靠的电流值。该方法采用两个相同的高压阻断二极管 D1 和 D2 ，与 JFET 的漏极串联连接。当结合使用栅极驱动器退饱和保护（DESAT）引脚时，可经由这两个二极管提供一个微小电流（范围在毫安至微安级别）。或者，也可从栅极驱动电源通过一个电阻提供该小电流。

在这两种情况下，您都需要对二极管 D1 进行钳位，并跨接一个放大器，以测量该二极管两端的压降。此压降即代表 JFET 的漏源电压 VDS 。既然已知芯片温度就能轻松估算其导通电阻 RDS(on) ，您便可直接运用欧姆定律来估算漏极电流，而无需使用额外的传感器：

随着裸芯尺寸不断缩小，以及单位面积导通电阻 RDS(A)（即每单位面积的 RDS(on)）持续降低，确实会带来热管理方面的挑战。安森美通过在其制造工艺中引入银烧结（silver sintered）裸片贴装技术来应对这一挑战，替代传统的含铅焊料贴装方式。银烧结材料的热导率最高可达传统焊料的六倍。

左侧重叠的阴影矩形代表三款安森美器件在印刷电路板（PCB）上所占用的相对面积：第四代 750 V SiC JFET（蓝色）、第四代 750 V SiC MOSFET（深灰色）和第三代 650 V SiC MOSFET（浅灰色）。尽管第四代 MOSFET 的芯片面积比 JFET 大出 40%，其导通电阻反而略高，且结到外壳的热阻 RθJC 也稍大——这正是由于该 MOSFET 仍采用传统的焊料贴装工艺所致。当然，更小的裸片尺寸确实也影响了结到环境的热阻 RθJA ，尤其是封装外壳到周围环境散热的角度。

未完待续，后续推文将介绍SiC Cascode JFET等特性。

图1.Hyperlux ID 深度传感器核心应用示意

深度感知：工业自动化与 AI 视觉的感知基石

现代机器不仅要能够移动，更需自主感知周围环境、识别操作对象，并理解周围的世界。工业组件要实现真正的自动化，其核心在于感知、定位并与世界交互的能力。当这类组件由人工智能 (AI) 驱动时，就需要深度传感器为处理器提供视觉感知能力。对机器视觉而言，要实现这种感知级别的识别能力，绝非易事。

当机器执行物体操作或规划前方路径时，其处理器需要在极短时间内获取尽可能多的深度数据点。传统图像传感器会产生大量数字伪影，包括光晕、拖影、过饱和以及运动模糊。这些伪影并非真实的环境信息，如果缺乏深度感知功能及深度数据的有效解析手段，机器的处理器将无法做出准确推断。我们固然可以寄希望于人工智能或机器学习算法，助力机器区分真实场景与虚假干扰。但这里真正需要的是一款性能强大且稳定可靠的深度传感器，从而让机器无需再从不可靠的视觉证据中去推测真实场景。

本文旨在探讨如何为具体应用挑选合适的深度传感器。作为全球领先的半导体器件制造商之一，安森美生产各类传感器，包括基于 CMOS 的图像传感器、超声波传感器、短波红外 (SWIR) 传感器以及激光雷达。

激光雷达之所以能实现远距离深度感知，是因为它采用了直接飞行时间 (dToF) 技术。当应用场景中最关键的数据需求是实时测距时，dToF 技术能为激光雷达提供优于其他深度感知方法的采集速率，并具备检测激光回波路径中多个物体的能力。通过采用二维单光子雪崩二极管 (SPAD) 和硅光电倍增管阵列 (SiPM) 技术，安森美激光雷达组件能够探测最远 300 米范围内的单光子信号。

然而激光雷达在分辨率方面存在局限。为实现全视场覆盖，激光雷达需对前方场景进行扫描，就像用画笔在整个画布上逐步涂绘一样。这种方式难以识别远方物体的特征，尤其在物体边缘轮廓不够清晰时，这一问题更为突出。

开发未来机器视觉应用的工程师需要充分了解各类技术的差异，从而为自身的研发工作选择合适的成像设备。

图2.机器视觉典型应用场景

当机器视觉系统检测到其感知范围内存在物体时，它不仅需要判断物体的距离，还需推断物体的形状与结构。这要求系统通过更高密度的数据点采集，获取前方场景的更多数据，以实现更高的分辨率和保真度。例如：

• 工业安防系统聚焦大门或特定入口，探测约 10 米半径内的移动物体或活动迹象

• 视频会议系统拍摄画面内的人物，当人物起身在室内走动时，系统会自动调整构图与对焦

• 仓库和物流中心的库存管理系统持续核验货物库存数量及其存储位置

• 工厂检测系统对零部件不间断检测，排查潜在瑕疵和缺陷

• 物流系统对货物和包裹进行常态化尺寸测量，以优化运输方案并提升运输安全性

• 车辆装载系统持续不断地将库存货架上的货物转移到运输车辆上

此类应用场景均需要高分辨率深度传感器来识别前方的物体，并辅助软件推断抓取、搬运或操作物体的最优方案。通过物体的外形或结构判断其属性，离不开深度感知技术的支持。这项任务的难点在于，图像仍是二维平面信息。但借助一些技术手段，可从二维数据中推导三维空间信息。安森美最新推出的 Hyperlux ID iToF 深度传感器，便集成了这类前沿技术。

深度感知的技术难题

距离属于一维空间概念。激光束的特性恰好体现了一维空间感知方式的全部优势与局限。对于以激光束作为感知机制的设备而言，要确定传感器前方的环境构成，就必须通过多次扫描并整合扫描所得的数据来实现。尽管技术发展正不断加快这一扫描过程，但此类设备仍然存在物理限制。

图 3. 四种主流视觉技术的固有性能表现
 绿色：广泛使用；黄色：偶尔使用，但并非总是可靠；红色：从不使用

实现深度感知至少需要一张二维图像，而若能获得两张及以上二维图像，则可推断出三维信息。具备深度感知功能的图像传感器，其有效感知范围受限于传感器自身的分辨率。而激光束则不存在这一局限。我们可以为近地轨道 (LEO) 卫星搭载激光雷达设备，从上千公里高空对地表地形与海平面进行精准测绘。

正是这一本质区别，界定了激光雷达与图像传感器在工业应用中的不同适用领域。如今，日常生活中越来越多的自动化设备，开始采用基于 CMOS 的图像传感器来实现深度感知功能。在过去，基于 CMOS 的传感器并不适用于消费级数码相机，尤其是专业摄影领域。这类传感器对光学噪声和电磁干扰十分敏感，而早期数码相机所采用的电荷耦合器件 (CCD)，则能很好地解决这两大问题。

智能手机时代的到来彻底改变了这一局面。业界借助 NASA 喷气推进实验室为航天项目研发的相关技术，优化了 CMOS 传感器的能效表现与实际应用价值。如今，安森美基于 CMOS 的 Hyperlux ID AF0130 和 AF0131 传感器，相比 CCD 图像传感器与激光雷达组件，展现出多方面优势，具体如下：

• 能效更高，适用于需要低直流电压或电池供电的应用场景。

• 更易集成到机器设计与组件封装中。

• 热特性大幅优化，无需主动散热系统。相较之下，激光雷达的光电探测器对温度尤为敏感，尤其在 35°C 或以上环境中。

• 深度感知精度极高，依托 120 万像素 (MP) 分辨率和背照式 (BSI) 技术，结合传感器内置的图像处理能力，可显著提升感知精度。

• 图像曝光速度更快，通过优化传感器的图像信号处理、存储及读取方式，实现更快的曝光效率。

• 可编程性更强，支持通过情景感知功能对图像传感器进行微调，使其更好地适配具体应用需求。

未完待续，后续推文将继续介绍、Hyperlux ID 结合智能 iToF 技术如何攻克实际应用挑战。

几年前，封装工程师的职责还停留在把裸片装进壳子、打打引线、测测良率。而今天，当一颗AI加速器内部集成了逻辑芯片、多颗HBM堆栈和复杂的供电网络，封装早已不是流程末端的收尾动作——它是整个系统能否达到带宽、时延、功耗和可靠性目标的关键决定因素。

推动这一转变的根本动力是大语言模型的爆发式扩张。全球各地涌现的AI数据中心建设潮，把对GPU和AI加速器的需求推向了前所未有的高度。而这批芯片，几乎无一例外都走向了多裸片系统的设计范式。当单颗芯片的面积和功耗逼近物理极限，将不同功能模块拆分成独立裸片再重新封装集成，成为维持性能爬坡的必要手段。

问题随之而来：现有的先进封装技术，能否支撑这条路走得更远？

当前，业界正在形成四条各具特色的演进方向。它们并非相互取代，而是面向不同的市场需求和时间窗口并行发展。分别是：

CoWoS（Chip-on-Wafer-on-Substrate）

CoPoS（Chip-on-Panel-on-Substrate）

  玻璃基板（Glass-core Panel Substrate）

  CoWoP（Chip-on-Wafer-on-Platform-PCB）

CoWoS：当前王者，但天花板清晰可见

今天绝大多数旗舰AI加速器的封装底座，都是CoWoS。其核心在于用硅中介层承载逻辑裸片与HBM堆栈之间密集的再分布层，通过硅通孔将信号和电源引出至有机基板，再经焊球连接到PCB。

这套架构催生了三类清晰的互连层级——芯片内部的超高密度布线、硅中介层上的中密度互连，以及有机基板和PCB上相对稀疏的走线。如何在这三个层级之间合理分配功能，是系统架构师面临的核心权衡。

CoWoS已历经多代量产验证，是目前技术风险最低、供应链最成熟的封装选项。然而其边界同样清晰：主流方案中，硅中介层受限于光刻机曝光视场，最大尺寸约为2700 mm²，超出后工艺复杂性急剧跃升。此外，从圆形晶圆切割矩形中介层，边缘天然存在浪费，有效利用率仅约三分之二。

CoPoS：面板替代晶圆，空间利用率的跨越

CoPoS的核心思路是将圆形晶圆替换为矩形面板。矩形芯片贴合矩形面板，几何形态天然契合，边缘浪费大幅缩减，有效利用率可超过90%。面板尺寸从300×300 mm 到约 500×500 mm不等，这意味着单次加工能够容纳远超CoWoS的封装面积。

在互连密度方面，当前面板级再分布层的线宽/间距已可实现3–5µm，对于大多数HBM-on-Logic的互连需求而言已然足够，尽管尚未达到最先进硅中介层的极限。

真正的制约不在技术指标，而在量产时间表。业界公开路线图显示，CoPoS的规模化生产窗口预计在本十年中后期。这使得它成为一个中期选项：对于产品周期能够与之对齐的团队极具吸引力，但并不适合近两年必须出货的旗舰产品。

玻璃基板：从基板内部重构信号完整性

与前两条路线不同，玻璃基板的变革发生在封装堆叠的另一个层级——基板本身。相比传统有机基板，玻璃的优势集中在三点：

• 尺寸稳定性更好：大面积下翘曲更小，有助于提升贴装精度和量产良率。

• 介电损耗更低：对高速SerDes和射频链路具有重要意义。

• 双面精细布线潜力：通过玻璃通孔实现正反两面的高密度走线。

玻璃基板的挑战在于制造工艺的全面更新——成型方式、处理手段、检测策略均与现有有机基板产线差异显著，且存量产线已高度摊销，成本优势不容忽视。在大规模量产成本降下来之前，玻璃基板最可能率先出现在最顶端、带宽需求最为苛刻的系统中，再逐步向中端市场扩散。

CoWoP：砍掉封装基板，最激进的路

CoWoP是四条路线中最具颠覆性的一条：直接省去有机封装基板，将硅中介层或扇出结构贴装到超高密度PCB上。封装层级减少，装配步骤缩短，理论上可带来成本和厚度的双重优化。

但"少一层"并不等于"少一份麻烦"。承载CoWoP的PCB需要具备15–20µm量级的线宽/间距能力、严苛的大板平整度控制以及多次压合工艺——这对今天的主流服务器板而言是相当大的跨越。精细PCB制造、大尺寸板翘曲管控、高电流供电完整性和先进检测，多项挑战被压缩到一个紧耦合系统中同步解决，技术风险不小。

目前CoWoP仍处于概念验证和早期展示阶段，距离大规模量产尚有相当距离。它代表的是一个长期方向，而非近中期产品的实际选择。一旦超高密度PCB的制造与检测体系走向成熟，CoWoP有望为量产系统提供一条结构最简、成本最优的封装路径。

图1　四条先进封装技术参数对比

没有赢家，只有分层的市场

面对这四条路，业界很容易陷入"谁会赢"的讨论。但更接近现实的判断是：它们将长期共存，各自服务不同的细分市场。

图2　四条先进封装技术市场时间窗口

• 旗舰AI加速器和高端网络ASIC：在CoPoS等面板方案成熟之前，大概率继续坚守CoWoS——时间表和技术风险容不得冒进。

• 中端加速器和专用数据中心芯片：对封装成本更敏感，会更早转向CoPoS或玻璃基板方案。

• 边缘AI、消费电子及汽车芯片：在超高密度PCB生态成熟后，逐步试水CoWoP路线，享受最简封装结构带来的成本红利。

大多数公司不会全押一条路，而是根据产品线分层布局——在旗舰型号上维持技术保守，在中低端型号上更早下注新技术来摊薄成本。

给设计团队的三个实用建议

一、接口设计要有封装意识，但不能被单一封装锁定

布图规划、凸块映射和接口节距，应尽量兼容中介层方案和面板级方案，避免只在某一种工艺下才能成立的假设。设计的柔性，是应对封装技术更迭的最低成本对冲手段。

二、在封装方案确定之前，先跑多套堆叠仿真

CoWoS、CoPoS、玻璃基板、CoWoP各自改变的不只是互连密度，还有热路径、机械形变行为和电源分配网络。提前做系统级分析，才能在封装选型冻结之前识别真正的瓶颈，而不是在流片之后才发现问题所在。

三、主动经营跨供应链的合作伙伴关系

晶圆厂、外包封测、基板厂、面板厂、PCB厂，各自的技术节奏和产能爬坡速度不同。提前建立多元合作关系，在技术路线和市场需求发生变化时，才有足够的调整空间——能够排到产能、拿到早期信息，往往比路线图上的品牌logo更重要。

汇聚全球智慧，共赴中国集成电路设计产业新未来

当前中国集成电路正处于产业跃升的关键时期，技术创新持续提速，设计能力、工艺协同、先进封装、应用落地不断向纵深推进；同时，产业竞争格局也在加速重塑，企业对于趋势判断、资源整合、生态协同和市场连接的需求，正在变得前所未有地迫切。在这样的背景下，一个真正能够链接产业上下游、汇聚高端资源、释放协同价值的平台，显得尤为重要。

ICCAD-Expo 正扮演着这样一个角色——推动产业集聚、链接产业资源、洞察行业趋势。

自1995年创办以来，展会已在深圳、成都、上海、北京、广州等多个城市成功举办31届，是中国集成电路领域创办最早、最具影响力的行业盛会之一，也是规模最大的“闭门型”专业展会。

ICCAD Expo 2026 将于 2026年11月19日至20日 在 北京亦庄的北人亦创国际会展中心 举办。ICCAD-Expo 2026以“芯聚亦庄，智联世界”为主题，聚焦集成电路设计业面临的机遇和挑战与最新行业新趋势，全面构建融汇 “技术创新链、市场生态链、应用场景链、资本赋能链” 的高端交流平台。 

对于集成电路企业而言，ICCAD-Expo不只是“展示窗口”，更是企业实现 品牌扩张、产业协同、市场开拓与资源整合 的关键支点。ICCAD-Expo凭借全产业链资源整合能力、权威行业洞察、高端资源集聚效应以及区域政策优势，已成为推动中国集成电路产业创新发展的核心平台。

本届展会将继续以 “IC设计” 为主线，系统串联 IP授权、EDA工具、设计服务、晶圆制造、封装、测试、设备、材料 等全产业链关键环节，全景呈现集成电路产业前沿成果与创新趋势，为企业搭建从技术到市场、从应用到资本的立体化合作平台。

ICCAD-Expo 长期紧扣产业发展脉搏，深度融合区域核心资源，参展参会企业可直面产业发展方向，精准洞察技术演进路径与市场机会窗口，提前布局未来赛道，实现真正意义上从 “单点突破” 到 “全链协同” 的发展升级。

贯通 EDA、IP、设计服务、晶圆制造、封装测试、设备与材料等产业链关键节点，帮助企业快速链接上下游优质伙伴，挖掘潜在合作机会，拓展业务边界，构建更强的产业生态协同能力。

本届大会将设置 1场高峰论坛，多场专题论坛，1场专业展览，围绕 EDA、IP与设计服务、Foundry与工艺、先进封装与测试、IC设计与应用 等热点方向展开深入交流，行业大咖、技术专家、企业代表、投资方齐聚一堂，政策、技术、应用、资本同频交流，让高效沟通与精准对接触手可及。

ICCAD Expo 2026 依托多维数字营销矩阵，结合线下展陈与现场传播资源，为参展企业打造全周期、多触点的品牌曝光机会，持续提升企业行业影响力与市场关注度，让品牌不仅 “被看见”，更能 “被深度连接”。

企业的发展，从来不是孤军奋战；产业的升级，离不开同频共振。

ICCAD Expo 2026，不仅是展示技术实力和产品创新的舞台，更是对接客户需求、拓展产业合作、强化品牌认知、把握行业趋势的战略机遇。无论你是希望提升行业声量、寻找生态伙伴，还是推动技术成果落地、拓展应用场景，这场盛会都不容错过！

2026年11月19日-20日

芯聚亦庄，智联世界

北京·亦庄 北人亦创国际会展中心

高峰论坛：

· 特邀中国半导体行业协会集成电路设计分会理事长、行业知名企业家作集成电路产业技术与发展相关主题报告

· 北京集成电路产业的现状与未来展望报告

· 全球集成电路产业新格局与前沿技术趋势

· AI 赋能芯片设计，算力时代集成电路产业变革与未来

· 集成电路市场机遇与合作路径

中国半导体行业协会集成电路设计分会理事长 魏少军教授

在ICCAD-Expo 2025上发表报告（点击查看报告详情）

专题论坛：

· IC设计与创新应用

· EDA与IC设计服务

· Foundry与工艺技术

· 先进封装与测试

· IP与IC设计服务

· 北京集成电路发展论坛

中国集成电路设计业展览：

涵盖集成电路设计、IP、EDA、制造、封装、测试、设备、材料、设计服务、芯片应用等各环节的产品和技术。

ICCAD Expo 2026 不仅是展示技术实力和产品创新的舞台，更是对接客户需求、拓展产业合作、强化品牌认知、把握行业趋势的重要平台。无论是希望提升行业声量、寻找生态伙伴，还是推动技术成果落地、拓展应用场景，ICCAD Expo 2026 都将成为一次不可错过的战略机会。 

• 驱动更大负载：12V 系统已无法满足现代功率需求，48V 可轻松应对。

• 电流显著降低：电压提升后，电流可降至原来的1/4。

• 减少功耗：更低电流意味着更小损耗、更少发热、更高效率。

• 更高功率密度：集成式 48V 方案功率密度更高，续航更长、能量损耗更低。

• 线缆更轻更细：线材更细，降低成本、减轻重量、节省空间。

配电系统发展史

早期汽车采用6V配电系统，用于点火与照明，因电池普及成为实用标准。

尽管 1912 年凯迪拉克尝试过 24V，但 6V 长期占据主流。

随着车载电器（收音机、加热器、电动车窗）增多，6V 瓶颈凸显。

12V 系统应运而生：同等功率下电流减半，降低过热风险，允许使用更轻的线材。

可靠的 12V 铅酸电池与发电机的成熟，最终让 12V 成为全球标准。

传统系统的困境

现代设备的功率需求，已无法由 12V 系统满足。

功率提升会导致 12V 系统电流线性上升（P=V×I），进而导致：

• 线路损耗剧增（P 损耗 = I²×R）

• 发热严重、效率下降

• 需要更粗、更重、更贵的线缆

工业自动化设备中的 48V

48V 系统正大量用于工业自动化与机器人，相比低压系统功率更高、安全性更好。

电机、传感器、栅极驱动器等器件均可适配 48V 高压需求。

48V 的关键安全优势：

• 电流更低，发热少，火灾风险低

• 低于 60V 安全阈值，属于SELV 安全特低电压，可无屏蔽直接接触

• 绝缘要求更低，适合紧凑型设计

同时带来：

• 更高效率与控制精度

• 设备更小、更轻、更灵活

• 热管理更优

高效 48V 解决方案（Allegro 方案）

Allegro 提供大量可直接用于各类 48V 机器人系统的传感器与电源芯片。

其低功耗方案可显著提升混动车辆燃油经济性、延长续航、提高太阳能逆变器效率。

主要应用：

1. 自主移动机器人（AMR）

精确运动控制、电池管理、避障；电机驱动、磁传感器、电源管理芯片全面支持。

1. 协作机器人（cobot）

满足 SIL-2/3 安全等级，关节精准控制、可靠制动、电源优化。

1. 人形机器人

支持类人运动、动态平衡、复杂感知；伺服控制、多轴位置传感、高效电源管理是关键。

为什么定格在 48V？

核心原因是安全标准：

UL、NFPA 等机构将60V 以下划为 SELV 安全电压，可无屏蔽接触人体。

超过 48V 的系统：

• 需要更强绝缘、更高隔离要求

• 元器件更贵、设计更复杂

• 整体成本与难度大幅上升

因此48V 成为安全与性能的最佳平衡点。

支撑人工智能革命

低延迟 AI 推理需要巨大算力，数据中心能耗急剧上升。

为提升效率、降低散热压力，数据中心正从 12V 全面转向 48V 供电。

配套创新包括：

• 更高性能、更高密度电源设计

• 液冷、可再生能源、服务器虚拟化

• 降低碳排放与运营成本

结论

从 12V 向 48V 迁移，是效率提升与散热优化的必然结果。

在工业自动化与机器人领域，48V 系统功率更强、安全性更高。

专用电机、传感器、栅极驱动器围绕 48V 设计，兼顾安全、功率、机动性与成本。

Allegro 等厂商的丰富 48V 器件，可实现更高集成度、节省空间与能耗，让开发者更专注于应用本身。

能源供给与供电系统（包括电源转换和储能）是制约具身人工智能在人形机器人中落地的关键因素。例如，现有电池技术将这类机器人的续航限制在3 小时以内，部分机型甚至远低于这一水平；而大多数工业和医疗场景的需求是8～20 小时连续工作。

能耗需求的上升首先源于双足行走。与在二维平面移动、能耗更低的轮式机器人不同，人形机器人需要在三维空间中完成平衡与移动。这意味着除了环境感知和运动控制外，还需要更多传感器来维持姿态平衡。

对更多传感器的需求同样延伸到机器人手部。人类手部拥有 27 个运动自由度，要实现接近人类的操作能力，机器人手部至少需要 19 个自由度，这就需要更多传感器。用于行走和抓取的大量传感器，会带来复杂的传感器融合算法，进一步消耗大量电能。

显然，所有这些运动都需要电机、执行器以及配套驱动电路，进一步推高功耗并加剧电池系统负担。这些因素也带来了显著的成本问题：一套基础的人形机器人电池系统、舵机及其驱动器，约占整机成本的30%（图 1）。

图 1：储能、电源转换与运动系统可占人形机器人总成本的 30%。（图片来源：麦格理集团）

行走的复杂性

人形机器人行走必须考虑零力矩点（ZMP）和质心力矩支点（CMP），二者都是用于保证平衡的地面参考点。

图 2：人形机器人行走是一项复杂且高能耗的运动。（图片来源：《国际机器人研究期刊》）

零力矩点（ZMP）用于确定地面上水平惯性力矩与重力合力为零的位置（适用于平底、平稳行走）。质心力矩支点（CMP）则将这一概念扩展至包含角动量变化的场景，例如摆臂或上半身快速运动。

当 CMP 与 ZMP 重合时，地面反作用力会直接穿过身体质心（CM），这是保证稳定的必要条件。

这意味着行走不仅需要对多路传感器数据进行高功耗实时处理，运行基于机器学习 / 人工智能的传感器融合算法，还要精确协调腿部、手臂与躯干大量执行器的运动（图 2）。

多装电池就能解决吗？

增加电池数量看似可以延长续航，但电池增重会降低机器人灵活性，反而让行走等动作消耗更多能量。同时，更多电池也会直接推高系统成本。

目前行业正采用基于 ** 氮化镓（GaN）** 的先进电源转换技术，以缓解部分功耗与电池限制带来的挑战。

人形机器人存在电动汽车不具备的严格重量约束。电动汽车可以将约 1/3 的重量分配给电池系统，而人形机器人为保证平衡与灵活性，电池重量通常被限制在整机的1/8 以内。

此外，在快速、重复、动态运动中出现的大功率放电，会大幅缩短电池循环寿命。某些情况下循环寿命可能降至200 次，导致电池更换更加频繁，削弱人形机器人的经济性。

机器人的 “能量食物”

能源供给不仅是技术或经济层面的限制，它往往直接决定机器人能执行什么任务。在灾难救援、医院病患护理等场景中，需要长时间持续作业，过短的电池续航会直接让人形机器人失去应用资格。

目前有多种方案可提升人形机器人续航。研究人员正在探索金属空气电池等新型电池技术，这类电池理论能量密度极高，但主要受限于可充电性差、输出功率低、易受环境影响等问题，仍处于研发阶段。

另一种研究方向是为机器人 “喂食” 铝或其他金属，或使用化学燃料，以摆脱电池的限制（图 3）。在这类系统中，氧气与燃料在反应器中结合，通过 “食物” 产生电能。但在废弃物处理、功率密度、能量密度、环境适应性等方面仍存在大量难题有待解决。

图 3：未来机器人可能通过 “消耗” 化学燃料来发电。（图片来源：The Conversation）

总结

在人形机器人中实现具身人工智能所需的储能、电源转换、运动控制以及大量执行器，正制约着这类系统的发展与普及。氮化镓功率器件可以缓解部分问题，但能源供给的根本瓶颈，仍需要全新的储能技术路线才能突破。

乍看之下，你可能无法发现图 1 中三个示意图的内在关联。左侧（a）为传输线符号，中间（b）是部分电路原理图，可表示配电网络（PDN）上的两个组件，右侧（c）为卫星通信示例。基础物理告诉我们，三者均可从特性阻抗与传输延迟的角度进行分析。

图 1 信号完整性、电源完整性与电磁兼容性通过特性阻抗和传输延迟相互关联

信号完整性视角

信号完整性工程师熟知描述均匀互连结构特性阻抗 Z0 与传输延迟 tpd 的基本公式。忽略损耗时，公式仅与传输线单位长度电感（L）和单位长度电容（C）相关。

中间的电路片段可表示直流电源（R1、L）与大容量电容（C、R2）在特定频段的简化阻抗：此时直流电源呈感性，大容量电容的阻抗趋于平坦。电源完整性工程师都知道，若要实现两段阻抗的平滑过渡，需满足以下条件：

同时，电容与电感之间的谐振频率 fc 为：

尽管这只是一个单端口集总电路，但可以发现公式（3）、（4）与（1）、（2）的表达式形式基本一致。

我们不禁会问：图 1b 中的 R1、R2 对应图 1a 中的什么参数？图 2 与图 3 解释了这一关联。简言之，当公式（3）中 R1=R2 时，二者共同构成该电路的集总特性阻抗，使电路阻抗与频率无关，如同用特性阻抗端接无耗传输线可使其输入阻抗不随频率变化。

图 2 展示了传输延迟 2.5ns 的 50Ω 无耗传输线在不同负载电阻（Rload）下的输入阻抗幅值。低频时传输线电长度极短，输入阻抗幅值等于负载电阻；高频时则出现典型的周期性波动。注意对数频率坐标会压缩随频率变化的正弦波动。当负载电阻接近特性阻抗时，阻抗峰谷逐渐收敛；最终在负载电阻等于特性阻抗时，曲线变为一条直线。这正是信号完整性工程师熟知的结论：用特性阻抗端接传输线，可在宽频范围内消除反射。

图 2 无耗传输线输入阻抗与负载电阻、频率的关系

参数：L=125nH，C=50pF，Z0=50Ω，tpd=2.5ns

电源完整性视角

图 3 展示了该原理与电源完整性的关联。基于图 1 的电路，分析 R1–L 支路与 C–R2 支路并联后的总阻抗。左侧参数对应中等功率直流电源（R1–L）与大容量电容（C–R2）的交互，仅改变代表电容等效串联电阻（ESR）的 R2。

图 3 集总特性阻抗的电源完整性示例：左侧为电路参数，右侧为阻抗幅值曲线

参数：L=10nH，C=100μF，Z0=10mΩ，tpd=1μs

图 3 阻抗曲线中，黑线为 R1–L 支路阻抗，红线为三种 R2 取值下 C–R2 支路的阻抗（短虚线：R2max；实线：R2nom；长虚线：R2min），蓝线为对应总阻抗。可见当 R1=R2=L/C=10mΩ 时，阻抗幅值与频率无关，与匹配端接的无耗传输线输入阻抗特性一致。另一相似点是：若 R2 低于平坦化所需最优值，会在 LC 谐振频率处产生明显阻抗峰。

为从截止频率与传输延迟角度建立 SI 与 PI 的关联，图 4、图 5 对比了两条电路的频域与时域特性：一条特性阻抗 10mΩ、传输延迟 1μs 的传输线。该仿真沿用图 2 的信号完整性电路，仅将特性阻抗、LC 参数与负载阻抗步长调整至 10mΩ 标称值附近。尽管 10mΩ 特性阻抗的传输线在常规信号传输中并不实用，却与图 3 电源完整性示例的参数完全匹配。

图 4 无耗传输线输入阻抗与负载电阻的关系；在 0.01Ω 时阻抗与频率无关

参数：L=10nH，C=100μF，Z0=0.01Ω，tpd=1μs

图 5 展示了采用极端端接、施加快速阶跃激励时的响应。分别对图 2 的传输线与图 4 的等效传输线施加 0V 至 1V 的快速电压源。

图 5 图 2 与图 4 电路在极端端接下的瞬态阶跃响应

左：5Ω 源端、500Ω 负载的 50Ω 传输线

右：1mΩ 源端、100mΩ 负载的 10mΩ 等效传输线

两条波形均呈现阻尼周期性方波振铃，振铃周期为传输延迟的四倍：50Ω 传输线为 10ns，模拟电源电路的传输线为 4μs。该 4 倍关系源自经典的 1/4 波长谐振结构，即一端低阻抗、另一端高阻抗端接。

另一种分析方式是保留电源电路的集总等效模型。10nH 电感与 100μF 电容可视为传输线单段 LC 近似模型，对应图 6 左侧电路。激励与负载条件与图 5 一致：1mΩ 源电阻、100mΩ 负载电阻。

图 6 电源电路的 LC 谐振频率呈现先升后降的峰值

综上，分布式传输线的最低谐振频率为 1/4 波长谐振：

而图 6 集总 LC 电路的谐振频率由公式（4）给出。尽管公式系数略有差异，两者均依赖 LC 乘积的平方根。

电磁兼容性视角

回顾图 1 中的 EMC 场景：电磁波在介质（通常为自由空间）中传播。自由空间无法直接定义电容与电感，但可采用介电常数与磁导率表征，这两个参数与形成端子的导体所对应的电容、电感成正比。真空介电常数 ε0=8.85pF/m，真空磁导率 μ0=4π×10−7H/m。将 L、C 替换为这些材料常数与单位后，可得到熟知的结果：自由空间远场阻抗 120π≈377Ω，以及光速倒数 c=3×108m/s。

总结

以上示例揭示了信号完整性、电源完整性、电磁兼容性三大领域的内在联系。尽管三者出现于不同阶段、源于看似不同的实际需求，却拥有共同的物理根基。电源完整性工程师在设计集总配电电路时通常不会考虑反射；信号完整性工程师习惯将互连视为导体约束的分布式传输线，即便其行为也可用集总模型描述；电磁兼容性工程师则关注电磁波在空间中的传播与反射。可以看到，传播波通过基础公式将传输线与集总电路联系在一起。

理解这一共性根基后便会明白：无论从哪个领域分析，信号传播距离都对应有限延迟，并与电感相关；配电网络的集总等效电路同样可关联传输线领域常用的反射效应。掌握这些底层共性，有助于设计出更高效、更优质的电路系统。

在电容自身谐振频率以上，封装寄生参数以及等效串联电感（ESL）等其他因素会变得显著，导致器件表现出更强的电感性。反谐振出现在多个并联电容的自谐振频率（SRF）之间，当一个电容工作在其谐振频率以上（呈感性），而另一个电容工作在其谐振频率以下（呈容性）时，就会产生反谐振。

在功率变换器与配电网络（PDN）中，混合使用不同类型电容会带来问题：例如采用高电感、大容量电解电容进行低频储能，同时使用低电感陶瓷电容抑制高频噪声。

即便使用相同或相近工艺的电容，反谐振也会给设计人员带来挑战。不同容值电容的阻抗曲线相互叠加，会在特定频率上形成阻抗峰与阻抗谷（图 1）。

反谐振的影响因素

在设法减小反谐振时，需要考虑多个因素。例如，并联容值差异过大的电容，会显著提高反谐振阻抗峰值出现的概率。

等效串联电感（ESL）与等效串联电阻（ESR）同样是重要考量。更高的 ESL（包括电容本身与电路板带来的寄生电感）会加剧反谐振峰值。通过将去耦电容尽可能靠近 IC 电源引脚放置、最小化走线电感，可以降低电路板对反谐振的影响。

ESR 的作用与 ESL 相反。铝电解电容这类高 ESR 器件，能够通过阻尼作用抑制陶瓷电容等低 ESR 小电容带来的反谐振效应。在某些场景下，尤其在使用低 ESR 电容时，额外串联电阻也能抑制阻抗峰值。

X2Y 等集成双电容结构的专用封装器件，同样有助于减小反谐振问题。

电动汽车与可再生能源中的直流母线

电动汽车或可再生能源逆变器中的直流母线电容，通常是数百微法级的高压聚丙烯薄膜电容。这类电容体积较大，难以靠近功率开关放置，进而引发反谐振问题。

在采用 GaN 或 SiC 开关器件的高频逆变器中，反谐振会加剧电压过冲，增大功率开关的应力；同时还需要更大尺寸的滤波器才能满足电磁兼容（EMC）要求。反谐振的另一副作用是产生更大的无功电流，导致缓冲电容过热并降低系统整体效率。

采用混合架构可有效改善这一问题：将直流母线总容值拆分，在功率模块旁或内部放置一颗小容值电容。此外，尽可能缩短汇流排长度、最小化汇流排电感，也是重要的优化手段。

超声负载的工作要求

压电换能器是最常见的超声器件，本质呈容性，广泛应用于医学成像、无损检测（NDT）、超声清洗、传感器与执行器等领域。

在超声应用中，反谐振频率有时也被称为并联频率，对应换能器阻抗峰值点，此时机械振子与夹持电容构成并联谐振电路，换能器吸收的电流最小。

因此，反谐振频率适用于超声焊接机等负载变化范围大的设备。与之相对，负载恒定或变化较小的应用（如超声清洗机）则工作在谐振点，也称为串联频率。

总结

电容中的反谐振是由电容本身与寄生电感构成并联谐振回路而产生的，会在特定频率形成极高阻抗（电流最小）。在多数功率变换器与配电网络设计中，反谐振是需要抑制的问题；但在超声焊接机等特定超声换能器应用中，它却是提升电路性能的有利因素。

本次投资背后的核心技术驱动力，是 CPU 在智能体 AI 系统中的作用不断提升。尽管 GPU 与专用加速器能为张量运算提供高吞吐量，但它们并不适合复杂控制流、任务调度与系统级协同。由多个交互推理环路、工具集成和动态决策树组成的智能体模型，需要低延迟调度与高效上下文切换。具备可扩展指令集与可扩展向量能力的 CPU，非常适合处理这类负载。RISC‑V 的模块化架构允许厂商针对特定调度模式定制标量、向量与矩阵扩展，相比单片式传统指令集架构效率更高。

从微架构角度看，其技术路线图重点在于 将标量流水线与向量、矩阵计算单元深度集成。这种协同设计通过减少异构计算模块之间的数据移动，降低内存带宽开销。通过将领域专用加速器直接嵌入 CPU 内部结构，RISC‑V 可支持混合负载 —— 将控制密集型逻辑与本地数值计算交错执行。这对于执行推理、规划与迭代优化的 AI 智能体尤其重要，因为它们需要频繁在符号运算与数值运算之间切换。这种集成也简化了缓存一致性，并降低了独立加速器卸载带来的延迟损失。

功耗效率是另一大技术动机。随着 AI 集群规模扩大，机房总功耗与热密度成为限制因素。传统架构常依靠高主频与深度乱序执行提升性能，导致能耗剧增。而 RISC‑V 设计可利用 面向负载的指令扩展 与 适度规模流水线 实现更优的每瓦性能。这种方案让数据中心运营商能在现有功耗预算内扩展算力，这对呈指数级增长的 AI 训练与推理需求至关重要。

融资中投向 软件生态 的部分同样关键。扩大对主流操作系统与加速框架的支持，可确保新硬件无需大量移植即可部署。对 Linux 发行版与 GPU 互联技术的原生兼容，可构建由 RISC‑V CPU 调度 GPU 加速计算的异构集群。这种紧密耦合提升调度效率，减少主机侧瓶颈。此外，针对向量与矩阵扩展的标准化工具链与编译器优化，对充分释放硬件能力必不可少。软件基础设施的投入将加速 RISC‑V 在超大规模厂商与企业用户中的普及。

客户支持举措也体现出 协同设计 的行业大趋势。超大规模运营商越来越需要定制化 CPU IP，以实现基础设施差异化。与固定架构不同，RISC‑V 支持集成私有加速器、专用内存层次结构与定制互连逻辑。这种灵活性缩短设计周期，并可根据不断演进的 AI 负载快速迭代。随着智能体 AI 系统日趋复杂，定制 CPU 功能（如硬件任务调度器、低延迟消息原语、领域专用向量单元）的战略价值愈发凸显。

RISC‑V 的另一技术优势在于 生态开放。开放标准促进半导体厂商、云厂商与软件开发者之间的协作。这种协作模式通过各方独立参与指令集扩展、验证框架与性能优化工具，加速创新。长期来看，这将形成可与成熟架构媲美的强健生态，同时保持专用化灵活性。

总结

本轮融资支持三大相互关联的技术目标：

1. 推进高性能 RISC‑V CPU IP 研发

2. 扩大软件兼容性

3. 实现在 AI 数据中心的大规模部署

这些举措共同解决智能体 AI 负载带来的调度、效率与扩展性挑战。随着算力基础设施向异构化、功耗受限方向演进，具备集成向量 / 矩阵能力、可定制的 CPU 架构，将在下一代 AI 系统中占据核心地位。

为此，yieldHUB 推出了全新的实时智能分析能力，并上线全新官网，以统一、易用的形式呈现更全面的信息。本文将详解新官网内容与实时技术，解读 yieldHUB 如何扩大行业影响力。

全新界面，更全面的信息

全新官网展现了 yieldHUB 平台多年的演进成果，架构更广泛，覆盖半导体产品全生命周期、各行业及各类器件架构。平台核心包含两大关键组件：

yieldHUB

传统半导体良率管理平台，整合晶圆探针与终测数据，支撑良率分析、工程洞察与生产监控。

yieldHUB Live

全新的实时制造智能功能，专为测试车间提供可视化与管控能力，支持工程与运营团队在生产过程中实时监控良率、分 bin 与参数，更早发现异常、更快响应。

新官网实现了大幅扩容，架构设计精良、视觉呈现清晰，内容广度与深度显著提升，包括：

• 覆盖半导体产品全生命周期的解决方案（如新产品导入、良率爬坡、大批量生产、智能制造）

• 按工程目标划分的内容：良率提升、工程效率、测试成本降低、质量与可靠性

• 更全面的行业与器件架构覆盖：AI / 高性能计算、功率半导体（碳化硅、氮化镓）、光子学、射频、MEMS、多芯片设计驱动的先进封装

• 面向半导体企业不同角色的专属板块：工程、运营、质量、财务、信息技术

• 覆盖完整半导体生态：IDM、无晶圆厂企业、外包封测厂（OSAT）、晶圆代工厂、设备厂商

官网还新增大量技术内容，提供更多博客与工程资源，聚焦良率爬坡、新产品导入分析、半导体数据科学等主题。无论身处哪个行业、担任何种职位，只要关注高效半导体相关内容，都能在 yieldHUB 新官网获取所需信息。

yieldHUB Live 实时制造智能平台

yieldHUB Live 为大批量制造环境提供半导体测试车间监控与设备综合效率（OEE）优化能力，可在无需更改硬件、无需修改测试程序的前提下，实现跨测试机台、跨厂区的实时生产可视化与管控，能够减少复测、提前发现良率与参数漂移、提升设备利用率、控制单颗芯片成本。

该平台支持外包封测厂、IDM、无晶圆厂企业的复杂全球测试运营，核心能力包括：

• 持续可视化监控半导体测试车间生产状态

• 提升测试机利用率与设备综合效率

• 减少不必要的复测

• 提前预警良率与参数漂移

• 为外包封测厂与 IDM 提供跨厂区可视化能力

• 无需硬件改造、不影响测试程序，兼容绝大多数测试机台

此外，平台可扩展制造执行系统（MES）的实时生产控制能力。传统系统仅追踪事务记录，无法提供运营智能决策支持，而 yieldHUB Live 新增实时半导体制造分析层，将静态报表转化为持续生产管控。

系统通过可视化仪表盘精准呈现测试车间真实运行状态，助力操作员、技术员与工程师快速响应，包括：

• 持续监控测试机台状态

• 实时追踪批次、机台、厂区的良率与分 bin 数据

• 晶圆级、分 bin 级、芯片级参数监控

• 异常告警与趋势预警

• 高并行环境下的跨厂区健康状态监控

• 高并行环境下的跨厂区性能监控

在大批量半导体生产场景中，设备利用率哪怕仅提升 1 个百分点，每年都能创造数百万美元的价值。yieldHUB Live 可实时定位生产损耗，将其转化为可持续的性能提升。

• 边缘 AI 的性能看的是低延迟 + 功耗效率，不是峰值 TOPS。

• 内存带宽与数据搬运，现在比算力更限制边缘 AI。

• 成功的边缘 AI 需要硬件、软件、快速模型更新三者平衡。

圆桌专家访谈（精华）

如今的芯片架构师在设计边缘 AI 处理器时，必须在快速演进的 AI 模型下，同时兼顾速度与效率。邀请来自 Arm、Cadence、Expedera、Mixel、Quadric、Rambus、西门子 EDA、新思科技的专家共同探讨。以下为讨论节选。

1. 如何定义边缘 AI 的 “快” 与 “高效”？

McNiven（Arm）

在边缘，快和高效意味着在真实设备限制下提供有用的 AI 性能，而不是追逐峰值算力。

关键看三点：

1. 系统响应有多快

2. 消耗多少能量

3. 在紧凑、低成本设计里如何管理内存与带宽

真正的效率来自 CPU、AI 加速器、内存子系统的协同配合，再加上可扩展的软件栈。

边缘 AI 正在从 CNN 转向 Transformer、多模态，架构必须今天高效、明天灵活。

Borkar（Cadence）

“快” 是指满足目标应用的实时性要求。

比如生成式 AI、智能体在边缘端做到每秒 40–50 token，才算真正可用。

“高效” 则是嵌入式领域永恒的难题：

大家都想要零功耗、零面积、最高性能，但这不存在。

我们只能不断逼近这个极限，同时应对越来越吃算力的新应用。

Woo（Rambus）

“快” 不是平均快，而是每次都能达到延迟目标。

“高效” 是不超功耗、不浪费资源。

数据过度搬运和资源利用率低是低效的头号原因。

现在的架构师越来越清楚：内存墙和数据搬运成本，比算力本身更瓶颈。

边缘推理的目标内存带宽可能高达 300–500GB/s，很多场景是带宽受限，不是算力受限。

Lawley（Cadence）

作为 IP 厂商，我们的 “快” 是相对的 —— 要帮客户比竞品更强。

效率也不只是功耗和面积，还包括：

• 能不能塞进客户的功耗预算

• 能不能满足面积要求

• 软件移植难不难、成本高不高

Roddy（Quadric）

除了功耗，新模型落地速度现在是生死线。

尤其近半年智能体 AI 爆发，客户都想把最新模型快速部署到平台上。

模型一变，多久能跑起来？需不需要第三方移植？这才是关键。

Chole（Expedera）

数据中心已经够 “快” 了，边缘更关心小体积、实时、能跑起来。

延迟受传感器或用户限制，我们要把大模型技术压到边缘，做到实时、高效。

最终看的是：

有效 TOPS / 瓦、有效 TOPS / 平方毫米。

这不是单纯硬件问题，而是模型、量化、应用全栈问题。

Balasubramanian（西门子 EDA）

客户最看重两点：

1. 延迟（交互场景 1 毫秒才算无缝）

2. 功耗

还要能在边缘处理正确数据、做正确推理，支持行业小模型（SLM）。

无人干预地适应各种工业现场，才是关键。

Cooper（新思科技）

实时边缘 AI 离不开传感器，核心是 PPA（功耗、性能、面积）+ 软件 + 可制造性。

大模型基本都是内存受限。

所以效率不再只是功耗性能，带宽 —— 数据搬运效率 —— 变得前所未有的重要。

Endo（Mixel）

“快且高效”= 在正确的地方做正确的处理决策。

• 快：低延迟、靠近传感器、实时响应

• 高效：每次决策消耗最少能量，重点在减少数据搬运

数据搬运消耗的能量，远大于计算本身。

这就是为什么低延迟功能越来越往边缘压，尽量就地处理。

2. 当今顶尖应用需要什么样的 AI 处理能力？

Woo（Rambus）

内存容量与带宽是全局核心。

行业越来越需要低成本、低功耗推理，专门面向内存受限的 AI 架构。

边缘平台甚至在追逐 300–500GB/s 带宽。

核心权衡：内存带宽 vs 功耗 vs 成本。

Endo（Mixel）

边缘 AI 的起点是数据采集。

汽车 ADAS、工业视觉、AR/VR、穿戴、监控都需要高质量、实时数据。

带来两个刚需：

1. 高带宽（处理高分辨率、高帧率）

2. 低功耗

MIPI 接口（CSI-2、D-PHY、C-PHY）在这里至关重要。

McNiven（Arm）

现在的高端应用需要的 AI 处理：

• 不只高性能

• 还要响应快、效率高、能在真实边缘环境部署

重点已经从峰值 TOPS，转向在数据产生的地方执行 AI：

低延迟、合理功耗、支持多模态、语音视觉交互、工业自动化、智能人机交互。

CPU 在 AI 处理与编排中处于中心地位，配合专用加速器，实现：

• 实时性能

• 隐私更好

• 减少上云依赖

便宜的芯片，一旦模型更新就跑不起来，也就不再便宜。

次要权衡正变得同样重要：

软件可移植性、框架支持、开发复杂度、安全性、可升级性。

• 没有任何一种处理器能高效执行所有任务，必须采用多处理器协同架构。

• 最大化效率的关键是最小化数据移动。

• 架构师必须在满足当前负载效率的同时，预留足够灵活性以适配未来需求。

得益于 AI 带来的负载变革，新一代处理器架构正快速演进，但没有任何一款处理器能 “包打天下”。协同在纸面上很简单，实际实现却困难重重。

历史上从未出现过能通吃所有场景的处理器架构。过去 50 年，CPU 一直是主力计算单元，但即便在 PC 早期，人们就已意识到部分负载需要更专用的处理能力 ——8086 就搭配了 8087 浮点协处理器。

音频处理与手机的普及，让数字信号处理器（DSP）成为必备第二处理器。这类架构意识到数据传输是性能瓶颈，将数据与指令流分离，并加入专用乘累加单元，以快速完成傅里叶变换。后续又逐步扩展支持编解码、压缩、调制、解调与纠错等功能。

CAD 等应用对图形处理速度提出更高要求，推动了商用游戏市场崛起与 GPU 架构快速迭代。正是这些处理器让 AI 从规则驱动走向模型驱动，一路发展至今。

迁移到新架构并非易事。Quadric 首席营销官 Steve Roddy 表示：“SoC 三十年演进呈现出一致规律：功耗 - 性能驱动新处理器品类诞生，但可编程性决定其能否成功。如果 CPU 能在功耗与性能范围内跑完负载，就会一直用 CPU；只有当 CPU 效率不足时，架构师才会引入专用化设计。”

AI 的快速迭代同样引发硬件架构革新，其演进速度甚至超过硬件设计、验证、量产与部署的速度。ChipAgents 首席执行官 William Wang 指出：“协处理器的核心问题归根结底是负载。随着 AI 系统演进，负载正从简短的内核型推理任务，转向长时运行的智能体任务，涉及推理循环、工具调用、内存访问与多组件交互。在这种场景下，挑战不再是打造更快的计算模块，而是在通用可编程性与 ASIC 级效率之间取得平衡。”

许多公司曾尝试推出新处理器架构，纸面参数亮眼却最终失败。南安普顿大学 AI 与 EDA 研究员 Simon Davidmann 认为：“成功的协处理器，通常能同时最小化数据移动、软件摩擦与验证风险。在 AI 领域，最好的协处理器不是峰值 TOPS 最高的那个，而是数据移动浪费能量最少的那个。”

架构演进

在包含多个异构处理单元的协同环境中，通常由一个处理器担任协调角色。新思科技（Synopsys）首席产品经理 Gordon Cooper 解释：“无论何种场景，都有一个高层主机，通常是 CPU，其他所有单元都可视为协处理器。我们拥有神经网络处理器（NPU）IP，它虽是完整处理器，但仍听命于主机。面对大语言模型时，主机虽可承担部分工作，但会将绝大多数任务卸载给 NPU—— 在大语言模型或视觉语言模型中，由 NPU 做矩阵运算效率高得多。而这一切都始于主处理器的控制。我们的 NPU 内部包含多个标量处理器、向量处理器与专用数学引擎，是一个典型的异构算力集合体。”

NPU 已快速迭代。楷登电子（Cadence）AI IP 与软件产品营销总监 Amol Borkar 表示：“NPU 用于运行 AI 模型，但过去通常是高度专用的固定功能硬件。如今 AI 模型愈发复杂，不再只有 MAC 运算，还需要硬件辅助非 MAC 操作与激活函数。这让 NPU 具备一定灵活性。但我们发现，只要出现新层、新算子、新版 Llama 或 Claude 模型，就会面临挑战：如果额外硬件无法支持这些新算子，网络可能无法运行。”

Arm 则通过全新 AGI CPU 走出截然不同的路线，大幅提升 CPU 每瓦性能。Arm 首席执行官 Rene Haas 称：“随着智能体 AI 主流化，相关工作负载高度依赖 CPU 性能。数据中心正面临瓶颈：昂贵的加速器生成 Token 后，需要通过云端回传，形成巨大瓶颈。这意味着需要越来越多的 CPU。”

这也让处理器与协处理器的边界愈发模糊。Arteris 产品管理与营销副总裁 Andy Nightingale 指出：“如今协处理器架构覆盖紧耦合单元、松耦合加速器、基于互连的分布式系统。紧耦合设计延迟低、内存共享、编程简单，适合小规模或低延迟敏感场景，但因资源竞争与一致性开销难以扩展；松耦合方案多采用小芯片实现，支持模块化扩展与训练、推理、网络等功能专用化，但延迟更高，软硬件协同复杂；基于互连的架构兼顾可扩展性与动态资源共享，但对互连要求极高，系统级复杂度显著提升。”

RISC-V 生态正尝试开创全新可能：实现处理器与协处理器的融合。Breker Verification Systems 首席执行官 Dave Kelf 表示：“对于加速器与高度专用处理器架构，RISC-V 指令集具备独特优势。我们看到基于 RISC-V 的加速器开始出现，处理单元直接集成在加速器内部，消除了独立单元间的控制与数据传输开销。在低功耗场景中，仅保留必需处理器单元与加速器的组合可显著省电，尤其适用于 AI 设备，标准化软件栈可直接部署在加速器上。这是 RISC-V 开启的全新范式，也可能是开放指令集的未来。”

这种思路既可用于为 CPU 增加功能，也可用于为 NPU 加入通用处理能力。楷登电子 AI IP 产品营销总监 Jason Lawley 称：“处理器间切换存在时间与距离开销。我们需要权衡为向量与标量处理分配多少面积，同时清楚无法完全替代 CPU。因此可以看到小型 RISC-V 核更靠近 MAC 阵列，它们无法完成大型 CPU 的所有任务，软件开发者需要合理划分负载以实现效率最大化。”

放眼纯电子领域之外，还存在更多可能。是德科技（Keysight）高速数字产品组合经理 Jan van Hese 提到：“还有光子 AI 加速器等新型处理器，优势显著，虽设计难度大，但一旦实现，速度极快且功耗极低。”

绑定各类处理器的架构也在持续变化。楷登电子的 Lawley 表示：“谈及协处理器，计算位置始终在动态变化，并影响数据移动与存储方式。大量计算目前由 GPU 与 NPU 完成，但随着 AI 成熟，尤其是智能体出现，CPU 工作量开始回升。过去是一个 CPU 加大型 MAC 阵列，如今变为每一定数量 MAC 就需要搭配一个 CPU。站在 NPU 角度，NPU 是世界中心，其他都是协处理器；站在 CPU 角度则相反。总会有专用功能无法被单一处理器覆盖，这就是协处理器存在的意义。”

历史或许预示着未来的收敛方向。Quadric 的 Roddy 指出：“专用处理器通过将原生数据类型与计算原语适配负载提升效率，但仅靠专用化远远不够。紧耦合的‘辅助’加速器无法真正解放 CPU，分区执行会增加互连流量、延迟与功耗。系统级效率取决于独立性。早期图形引擎是附加式加速器，只有当全可编程 GPU 出现并与 CPU 解耦后，才实现真正规模化，DSP 领域也是如此。AI 正跨越同样的界限：从固定功能加速器走向全可编程、独立的 AI 处理器。除功耗与性能提升外，独立性还能简化集成、验证、建模与小芯片扩展。”

各类方案均存在取舍。南安普顿大学的 Davidmann 认为：“CPU 邻近式加速器易于编程与集成，但难以在持续每瓦性能上取胜；GPU 类引擎灵活强大，但软件栈沉重，数据移动开销大；专用加速器通常效率最高，但前提是编译器、运行时与模型覆盖足够成熟，避免硬件沦为‘信息孤岛’。异构子系统介于其间，往往是系统层面的最优解，但也是架构设计难度最高的方案。”

Arm 的思路与此基本一致。Arm 云 AI 执行副总裁 Mohamed Awad 称：“这些智能体将 7×24 小时运行，如果性能不足，依赖它的整个基础设施都会陷入停滞。”

面临的挑战

只关注处理架构可能会忽略全局。新思科技的 Cooper 表示：“人们喜欢把它当成数学问题，但真正关键的是数据移动，尤其对于参数量巨大的大语言模型。核心是如何高效将数据汇聚到一处处理，避免不必要的迁移。必须在算力与数据带宽间找到平衡：如果没有足够数据流支撑，再多 MAC 单元也会因饥饿而闲置。”

这需要从系统级规划开始。是德科技的 van Hese 强调：“需要在设计周期中左移，理想情况下同步开展 IC 级、封装级、系统级设计，所有模块协同设计以保障系统整体运行。例如系统包含 IC 与封装，或两颗裸片通过中介层与 UCIe 通信，在设计时就需要完成系统级仿真。”

分布式计算虽简化了部分环节，却在其他方面增加复杂度。Arteris 的 Nightingale 指出：“尽管小芯片与异构协处理器承诺打造更开放灵活的生态，但除基本互操作性外，还带来巨大的集成挑战。UCIe 与 CXL 等标准解决了物理层与协议兼容性，但无法解决系统级行为集成问题。不同厂商在流量管理、内存排序、服务质量预期、延迟容忍度上的差异，可能导致组件组合后性能不可预测。统一的互连层至关重要，不仅用于连接组件，更要保障系统行为可预测。否则，生态可能在技术上兼容，却在真实负载下运行不可靠。”

可扩展性：如何面向未来

在 AI 模型与任务持续快速迭代的背景下，硬件永远落后于软件需求。新思科技的 Cooper 表示：“芯片设计需要一年，集成到产品又需要一年，还需要在市场上存活数年。设计 SoC 时，如何实现面向未来是极具挑战性的问题。”

为未来预留能力往往需要当下付出代价。楷登电子的 Borkar 称：“如果打造完全贴合当前负载的专用硬件，效率可能高得多，但一旦客户需求变更、采用新网络或新模型，就会陷入极为被动的境地。”

所有硬件开发者都需要找到平衡。ChipAgents 的 Wang 认为：“架构师需要足够的专用化实现功耗与性能目标，同时需要足够的灵活性支持快速演进的 AI 负载。这使得系统级调度、数据移动与软件集成，与原始算力吞吐量同等重要，而这正是智能体 AI 能帮助工程师权衡取舍、管理日益复杂的异构协处理系统的关键。”

面向未来不能只考虑运算操作。新思科技的 Cooper 解释：“早期 NPU 专为 CNN 负载设计，矩阵乘法相对简单；Transformer 出现后复杂度提升，TOPS 指标不再关键，因为不再只有乘累加操作，还需要处理张量网络；演进到 LLM 后，变为高度内存受限；再到混合模式与多模态，又需要处理视觉处理。每类场景都有不同参数组合，却都可被称为 NPU。”

算子优化或许是相对简单的部分。楷登电子的 Borkar 表示：“将网络拆解为算子序列，大部分算子在不同客户间是通用的，我们可以为这些通用算子提供高性能与高效率。真正的挑战在于未预料到的算子，需要找到运行方式，而这往往是效率问题的高发区。”

数据类型同样如此。新思科技的 Cooper 称：“可以支持任意数量的现有数据类型，但随着新类型不断出现，需要引擎具备适配能力。必须通过灵活性设计产品以实现面向未来，这需要在面积上做出取舍；而 NPU 需要在保持可编程性的同时，尽可能追求高效率。”

• Rowhammer（行锤） 仍是 DRAM 的主要安全威胁，Rowpress（行压） 正成为新的相关威胁。

• 内存控制器发出的新型刷新指令可缓解问题，但并非完美解决方案。

• 更小的垂直结构 DRAM 单元有望从根本上消除问题，但距离量产仍需数年。

Rowhammer 已经困扰了数代 DRAM 产品，并且随着制程进步愈发严重。与之相关的新型漏洞 Rowpress 也随之出现。新的刷新指令可以减轻不良影响，但要彻底根除问题，可能只能依靠新一代 DRAM 存储单元结构。

新思科技（Synopsys）应用工程执行董事林希炜表示：“Rowhammer 由单元间干扰引发，导致受害比特位发生翻转。它可被利用实施安全攻击，并且在 6F² 架构持续微缩的过程中，存储单元间距更小，问题会更加严重。”

针对 Rowhammer，业界已提出无数修复、测试与缓解方案，但往往刚堵住一个漏洞，新的攻击方式就随之出现。原本用于防御的新指令，甚至被反过来用于发起新攻击。真正的永久性解决方案，即便存在，也仍需数年时间才能落地。

瑞萨（Rambus）院士兼杰出发明家 Steven Woo 指出：“Rowhammer 以及 Rowpress 这类相邻干扰问题仍是行业痛点，在更先进制程上影响持续扩大，防护手段也在不断演进。”

DRAM 内部布局保密也加剧了这一问题，且目前看不到改变的迹象。微软研究员 Stefan Saroiu、Alec Wolman 与 Lucian Cojocar 在一份报告中写道：“我们认为，DRAM 内部拓扑保密会在多个方面损害客户利益。”

理论上讲，这并非某个芯片在测试中未被检出的缺陷。所有 DRAM 都存在一定程度的脆弱性，只是程度不同。西门子 EDA 存储器研究总监 Jongsin Yun 评价道：“如果长期对所有 DRAM 产品做 Rowhammer 测试，终究会发现失效。” 

电子 “烟雾”：Rowhammer 的原理

Rowhammer 产生的原因是：被捕获的电子被推入存储单元周围的体硅区域。刻蚀侧壁的缺陷会形成电子陷阱，当字线被反复激活时，部分电子被释放并迁移到共享同一衬底的相邻单元中。

单次电子迁移影响很小，但反复激活（锤击）字线会让足够多的电子进入相邻单元，改变其数据状态。刷新操作可以修复部分损伤 —— 但前提是比特位尚未翻转。一旦翻转，刷新只会巩固错误状态。因此，Rowhammer 攻击需要在两次刷新之间进行频繁访问。

被反复访问的行称为攻击行（aggressor），受影响的行称为受害行（victim）。

随着制程进步，存储单元排列更加密集，问题进一步恶化。每一行都存在一个 “反复访问阈值”，超过该阈值就会导致相邻行比特翻转。工艺每进步一代，阈值就会降低，只需更少的激活次数就能引发故障。

受影响的不只是紧邻行，更远的行也可能状态改变，影响范围被称为爆炸半径（blast radius）。

迄今提出的众多 “修复方案” 均未能彻底解决问题，大多数方案仍停留在缓解与刷新管理层面。

西门子 EDA 的 Yun 表示：“我们有常规刷新机制，同时可以基于访问计数增加额外刷新。” 

缓慢热风：Rowpress 新威胁

近期出现了一种相关但原理不同的现象：并非由反复访问触发，而是单次长时间访问，因此被称为 Rowpress（行压）。

Rowpress 由 ** 传输门效应（PGE）** 引发：当一条字线被长时间激活，会改变相邻单元的阈值电压，导致漏电流升高，最终使数据状态翻转。尽管单元之间设有虚拟字线做隔离，但效果十分有限。

Rowpress 与 Rowhammer 看似相似，都依赖相邻单元共享体硅、电子可迁移传播，且都能通过及时刷新缓解。关键区别在于：两者受温度影响的趋势相反。 

访问计数：治标不治本

通过管理刷新保持数据正确看似简单：追踪被频繁访问的行，在必要时主动刷新受害行，即便超出常规刷新周期。但这需要知道 DRAM 的行布局，才能确定相邻关系，而这正是问题所在。

最早的缓解方案是 目标行刷新（TRR），由 DRAM 芯片内部追踪行访问，发现疑似被锤击的行便主动刷新。芯片内实现有助于保护布局机密。

但 TRR 仅取得部分成功：该机制无统一标准，各家厂商采用私有识别方式，攻击手段仍可绕过。此外，TRR 无法防御 Rowpress，因为它只统计单位时间内的激活次数。 

交给控制器处理

为解决这一问题，业界标准化了名为 刷新管理（RFM） 的新指令。

这一次，由内存控制器监控访问，而非 DRAM 芯片。但它只知道哪一行被攻击，却不知道哪些相邻行会受影响。

RFM 是基于 **Bank（存储体）** 的指令：控制器监控 Bank 访问频率，若怀疑遭受攻击，便对整个 Bank 执行刷新。因此精度较低。

早期实现采用固定周期触发，效果类似普通刷新，只是阻塞时间更短。当一个 Bank 的访问次数超过阈值，便启动刷新并重置计数器。

升级版 自适应刷新管理（ARFM） 允许软件调整访问阈值与刷新后的计数衰减值，可灵活适配不同负载。

西门子 EDA 的 Yun 解释：“RFM 执行后，访问计数器会按指定数值减少并重新计数。ARFM 则允许用户对单个或全部 Bank 修改阈值与衰减值。”

最新标准化的指令是 定向刷新管理（DRFM）。

Yun 表示：“它会记录访问地址，不仅刷新直接相邻行，还可根据设置刷新两行、三行之外的单元。”

DRFM 基于行级别操作，而非 Bank 级别，精度更高。

瑞萨的 Woo 补充：“RFM 与 DRFM 让系统能够主动定位 Rowhammer 攻击中的受害行，降低干扰，同时避免大面积刷新。这在 HBM 堆叠密度越来越高、系统对性能要求更高的场景下尤为重要。”

不过，DRFM 也可能因刷新更频繁而增加功耗，甚至出现冗余刷新。例如，控制器检测到两行被锤击，分别下发 DRFM 指令，但两行可能共享受害行，导致重复刷新。在双面攻击中这种情况尤其明显：两条攻击行夹击一条受害行，电子从两侧涌入，阈值进一步降低。

目前支持情况：

• DDR5、LPDDR4、HBM3      支持 RFM / ARFM

• DDR5、LPDDR5、HBM4      支持 DRFM

• GDDR 不支持上述指令，仅依靠内部机制 

防御指令可能 “反噬”

尽管 DRFM 等指令用于防御攻击，却可能被反过来用于攻击。

刷新本身会激活行，定向刷新会激活特定行。研究发现，反复发送 DRFM 指令可构成传导型 Rowhammer 攻击：被刷新的受害行会变成新的攻击行，影响下一行。

部分原因在于内存控制器是 “盲操作”：它能看到哪些行被攻击，但不知道受害行、爆炸半径或传导攻击的潜在目标。刷新整个 Bank 过于粗放，多次 DRFM 刷新可能冗余，都会因额外刷新导致功耗上升。

公开内存布局或许能改善现状：控制器可直接追踪受害行，而非攻击行，拥有完整可见性，DRAM 芯片内的 TRR 等电路也不再需要。

微软团队指出：“内存控制器能实现比现在更强、更高效的 Rowhammer 防御，更有针对性，占用更少带宽与功耗。控制器可使用普通行激活指令刷新受害行，无需新增 DRAM 指令，节省实现与测试成本。”

厂商保密布局的动机主要有两点：

1. 防止竞争对手获取内部设计

2. 担心客户利用内部信息对比选型

但微软团队认为这些担忧站不住脚：

“DRAM 厂商有足够预算与能力反向工程竞品，获取内部 IP。客户不太可能依靠内部拓扑信息决定采购。部分 DRAM 已通过 SPD 芯片公开时序等信息，并无证据表明这影响采购决策。”

截至目前，存储厂商仍拒绝公开布局，导致业界只能以打地鼠的方式堵漏洞。 

终极方案：全新存储单元

传统 DRAM 单元的两个特性导致了这些漏洞：

1. 侧壁缺陷形成电子陷阱 → 引发 Rowhammer

2. 相邻单元共享体硅 → 允许电子迁移 → 同时引发 Rowhammer 与 Rowpress

这两点都没有简单的修复方法。

出于其他原因，多家公司正在研发垂直结构 DRAM 单元。尽管细节各异，但其两大特性有望彻底消除两类攻击：

1. 单元之间不再共享体硅 → 切断电子迁移路径

2. 部分方案用外延生长替代刻蚀 → 侧壁更干净，大幅减少电子陷阱

新思科技的 Lin 表示：“随着 4F² 架构到来，Rowhammer 效应预计大幅减弱，因为相邻垂直沟道晶体管不再像 6F² 架构那样共享同一衬底。”

然而，这种新型单元距离量产仍需数年，且只能用于新一代存储器。现有 DRAM 世代生命周期很长，因此相关攻击仍会持续存在很多年。 

编者注

关于这些新指令的网络搜索结果可能存在大量冲突、混乱甚至错误信息。如需更多信息，建议谨慎检索，并直接向官方来源核实。

SSD控制器在存储设备中扮演重要角色，负责主机与NAND Flash之间的数据传输，同时执行错误校验（ECC）、垃圾回收以及磨损均衡等关键任务。尽管三星在主流移动处理器领域仍以Arm架构为主，例如最新的Exynos 2600采用Armv9.3 CPU核心，但此次RISC-V的导入主要集中在SSD控制器等外围组件上。

相较于需支付授权费用的Arm架构，RISC-V采用开源模式，不仅具备成本优势，还提供了更高的设计灵活性。业内人士指出，对于出货量大且价格竞争激烈的SSD产品而言，采用RISC-V架构有助于降低长期IP成本，同时增强企业的自主研发能力。

值得注意的是，SSD控制器运行的是厂商自研固件，而非需要兼容第三方应用的操作系统，因此架构转换不会涉及复杂的软件生态问题，只需重新编译和优化即可实现运行。然而，真正的难点在于性能调优与长期稳定性验证，特别是在对数据完整性和延迟高度敏感的存储应用中。

过去，三星曾多次尝试引入RISC-V，但大多停留在展示或测试阶段。随着RISC-V工具链与生态逐步完善，未来是否会扩展至更多芯片领域，甚至挑战移动处理器架构，仍有待进一步观察。

·    该解决方案可加速 AI/ML 系统级芯片（SoC）的研发进程，提升产品可靠性，助力 NVIDIA 团队在首轮流片前，即可稳定运行大型工作负载并完成设计优化。 

西门子与 NVIDIA 密切合作，使西门子 Veloce™ proFPGA CS 硬件辅助验证与确认系统，能够支持芯片设计工程师与系统架构师在首轮流片前，运行并采集数万亿次验证时钟周期，从而实现更优的设计迭代。 

作为双方长期战略合作的重要成果，NVIDIA 与西门子携手攻克了此前行业难以实现的技术目标，依托西门子 Veloce proFPGA CS 可扩展、优化的硬件架构，结合 NVIDIA 高性能芯片架构，仅需数天即可完成数十万亿次时钟周期的验证采集工作。 

西门子数字化工业软件硬件辅助验证事业部高级副总裁兼总经理 Jean-Marie Brunet 表示：“NVIDIA 与西门子在多个领域展开深度合作，近期更是聚焦硬件辅助验证方法论的推进，尤其是基于 FPGA 的原型验证方向，以适配复杂 AI/ML SoC 带来的严苛验证与确认需求。Veloce proFPGA CS 将高度灵活可扩展的硬件架构，与先进易用的实现及调试软件流程相结合，以应对上述挑战。无论是单 FPGA 的 IP 核验证，还是数十亿门级的芯粒设计，都能为客户提供适配的解决方案。” 

NVIDIA 硬件工程事业部副总裁 Narendra Konda 表示：“随着 AI 与计算架构复杂度的持续攀升，芯片研发团队亟需高性能验证解决方案，以完成海量工作负载的验证，加速产品上市进程。NVIDIA 性能优化的芯片架构与西门子 Veloce proFPGA CS 深度融合，可支持设计工程师在数天内完成数万亿次时钟周期的验证，为下一代 AI 技术的可靠性保障提供了所需的规模支撑。” 

基于 FPGA 的原型验证系统具备出色的运行速度，其运行流片前验证工作负载的耗时，远少于软件仿真（Simulation）甚至硬件加速（Emulation）。但由于芯片本身以及配套软件复杂度不断升级，当前 AI/ML 设计对验证能力提出了更高要求。 

为适配行业发展需求、保障产品上市时间与可靠性，在短时间内运行数万亿次时钟周期的能力，已成为芯片验证的核心刚需。传统的软件仿真与硬件加速验证工具，在合理的实际作业时间内，仅能支持数百万次时钟周期验证，即便在优化场景下也仅能实现数十亿次规模，无法实现更大规模扩展。

此次延长生命周期支持的举措，进一步巩固了Altera对工业、通信、航空航天、医疗和交通等领域的客户构建长生命周期系统的坚定承诺。在这些市场中，半导体平台需要保证数十年的可用性和持续支持。通过这一举措，Altera将助力客户更加放心地进行设计开发，在确保长期供应连续性的同时，降低重新设计与认证的风险。

Altera营销与赋能团队副总裁Mike Fitton表示：“开发长生命周期系统的客户既需要高性能，也需要可预测性。通过将这些FPGA产品系列的支持延长至2045年，Altera可更好地为长达数十年的系统部署提供所需的稳定性和灵活性。”

目前，Agilex® 系列FPGA和SoC¹、MAX® 10 FPGA以及Cyclone® V FPGA和SoC计划持续供货至2045年²，为跨越多应用领域的客户进一步强化了长期的平台稳定性。

MAX® 10 FPGA已量产十余年，凭借即时启动（instant-on）与集成功能优势，持续成为成本与功耗敏感型设计的优选。Cyclone® V FPGA和SoC已广泛应用于各类终端市场，对于希望延长现有生命周期的客户而言，其仍是一个经过验证且值得信赖的可靠平台。Altera最新的Agilex® 系列FPGA和SoC则提供了一系列差异化解决方案，涵盖了从优化能效到前沿性能的广泛选择，使客户能够根据不断变化的系统需求进行灵活扩展。 

Altera对长生命周期系统的支持承诺

在诸多终端市场中，长生命周期系统的运行时间往往长达10到20年甚至更久，元器件的停产通常会导致高昂的重新设计和重新认证成本，以及运营中断。作为一家独立的FPGA解决方案提供商，Altera具备高度的灵活性和敏捷性，可专注于满足FPGA用户的需求。通过延长多款备受青睐的FPGA系列产品的支持周期，Altera将持续助力客户降低重新设计风险、简化长期维护与支持规划，并确保已部署平台的业务连续性。

日前发布的这款器件支持的频率范围广，回波损耗为10 dB至15 dB，这不仅简化了系统设计，同时减少了所需的外部元件，从而节省了电路板空间并降低了成本。其紧凑型1817封装集成了一个三端口解决方案，同时支持分路器和合路器功能，简化了布局。该器件的低插入损耗可最大限度减少信号路径中的功耗，从而提高了系统效率。 

与窄带或基于电阻的解决方案不同，WLKN-000提供了高输出到输出隔离度，中心频率下小于20 dB，从而最大限度减少串扰，在信号合并过程中保护下游放大器，并确保并行RF路径上的性能稳定。此外，该器件在整个工作频段内均可提供出色的匹配特性。 

-55 °C至+155 °C的宽温度范围确保了该产品在多种要求严苛的应用中都能保持可靠的性能。这些应用包括汽车高级驾驶辅助系统（ADAS）和无线电收发器；低地球轨道（LEO）卫星和基站终端；5G/6G 连接；无人机；有效载荷系统；数据链路阵列；以及相控阵雷达系统。 

WLKN-000采用薄膜技术制造，符合RoHS标准，无卤素，并满足Vishay绿色标准。该器件可根据客户的频带、回波损耗、插入损耗、外壳尺寸等规格进行定制。HFSS加密模型也可提供。 

WLKN-000现可提供样品并已实现量产，供货周期为20周。

Arteris 近期宣布，NXP 将在其多款 AI 芯片平台上扩大使用FlexNoC®、Ncore®、CodaCache® 及 Magillem® 集成自动化工具。这看似是一次常规的 IP 扩展合作，实则具有战略意义 ——NXP 正围绕可扩展互连基础设施进行标准化，以支撑日益异构化、安全关键型的边缘 AI 设计。

真正的挑战：边缘侧的异构扩展

过去十年，汽车与工业级 SoC 发生了巨大转变。原本基于分布式 MCU 的系统，正演变为集中式计算平台，集成了：

• 高性能应用 CPU

• 实时安全内核

• NPU 与 AI 加速器

• GPU 与视觉处理器

• 安全隔离区

• 高带宽内存子系统

这种高度异构性给片上互连带来巨大压力。传统基于总线的互连架构，无法高效扩展以支持高核心数、重加速器负载与混合关键度流量。

边缘 AI 工作负载（如传感器融合、ADAS 感知、工业机器视觉、预测性维护）需要确定性低延迟、持续带宽，以及安全域与非安全域之间的严格隔离。同时，能效仍是硬性约束。

而可配置片上网络（NoC）架构，正是解决这些问题的关键。

FlexNoC：片上数据传输的骨干

NXP 扩大使用 Arteris FlexNoC，表明其持续采用分组式、可扩展互连架构。

FlexNoC 支持自定义拓扑：网格、分层、交叉开关或混合结构，可根据负载特性量身定制。这种灵活性在 SoC 集成流量模式差异极大的计算集群时至关重要：

• AI 加速器产生突发、高带宽事务

• 实时内核要求低延迟确定性

• 安全子系统需要严格隔离

细粒度服务质量（QoS）、带宽分配与流量整形能力，可让架构师在互连层直接执行策略。这对符合 ISO 26262 功能安全的汽车设计至关重要，必须保证隔离性与行为可预测性。

在集中式域控制器架构中，NoC 不再只是连接层，而是整个 SoC 的性能调控核心。

可扩展一致性，不带来功耗爆炸

NXP 采用 Arteris Ncore® 缓存一致性 NoC IP，也反映出多核与异构一致性域复杂度的不断提升。

随着边缘设备采用更多核心、集成更多加速器，维持高效硬件一致性变得愈发困难。基于广播的侦听协议在大规模扩展时，会因功耗与带宽开销剧增而不再适用。

Ncore 采用基于目录的一致性与分布式侦听过滤，可减少无效流量，同时支持可扩展的一致性域。对于 CPU 与加速器必须共享内存空间的异构计算集群而言，这一点至关重要。

替代方案（软件管理一致性或非一致性分区）通常会增加延迟与设计复杂度。对多数高性能边缘 AI 负载来说，硬件管理一致性仍是最高效路径。

内存压力与 CodaCache 的作用

边缘 AI 工作负载往往是内存密集型的。传感器融合流水线与神经网络推理引擎会产生大量 DRAM 访问流量，而外部内存在功耗、延迟与成本上代价高昂。

CodaCache® 末级缓存 IP 通过提升有效内存利用率，缓解片外带宽压力。可配置相联度、分区与 QoS 感知策略，可实现安全域之间的性能隔离，同时减少 DRAM 访问次数。

在汽车 ECU、工业控制器等热受限场景中，减少片外内存访问直接带来能效提升与系统可靠性改善。

为小芯片（Chiplet）与长期可扩展性做准备

此类合作中常被忽视的一个战略层面，是未来封装方向。

现代 NoC 架构越来越多地考虑多裸片可扩展性。清晰的分区边界、协议抽象与模块化网络接口单元（NIU），让互连架构可跨裸片接口扩展，适配小芯片趋势。

对于像 NXP 这样拥有长周期汽车产品的公司而言，选择同时支持当前单片 SoC 与未来异构封装策略的互连 IP 厂商，可降低长期架构风险。

集成复杂度已成新瓶颈

值得注意的是，NXP 继续采用 Arteris Magillem® 实现IP 集成自动化。

当 SoC 集成数百个 IP 模块时，配置管理、接口验证与寄存器映射成为繁重的工程负担。基于 IP‑XACT 流程的元数据自动化，可提升复用率、减少集成错误，对需要可追溯性与文档完备性的安全认证项目尤为重要。

如今，集成复杂度已与微架构复杂度相当。自动化工具不再是可选的效率提升手段，而是风险控制必备工具。

更大的行业趋势

NXP 扩大部署 Arteris 产品，反映出整个半导体行业的转变：

1. 互连已成为战略架构层

2. 一致性扩展既是性能问题，也是功耗问题

3. 内存效率是 AI 性能的核心

4. 集成自动化正变得至关重要

随着 AI 工作负载从云端走向边缘，汽车架构向集中计算演进，可扩展、可配置的 NoC 基础设施成为底层基石。

总结

对半导体架构师而言，这一趋势提醒我们：未来 SoC 的竞争力，不只取决于计算 IP 的选择，更取决于模块间数据传输的效率。

在 AI 时代，互连架构就是系统架构本身。

它并非原厂，而是一个连接超过1500家品牌厂商与100万硬件开发者的产业服务平台。对于面临选型复杂、供应链协同和研发效率挑战的工程师而言，这里可能提供了另一种不同的解题思路。

世强硬创平台官网

展位亮点前瞻

谷歌会将这批芯片部署在其云平台中，用于支撑人工智能模型与通用计算负载。

谷歌云目前已在部分通用型 C4 实例中使用英特尔最新一代 Xeon 6 处理器。该虚拟机在 CPU 全核心激活时最高主频可达 3.9GHz，仅激活性能核心时可提升至 4.2GHz。

谷歌 C4 实例采用的是 Xeon 6 中名为 Granite Rapids 的特定型号，基于性能核（P-core）架构设计，并内置多项面向 AI 的优化。其中一项关键优化是 AMX 指令集，它是英特尔芯片计算指令集的扩展模块，可大幅加速 AI 推理中最常用的乘累加运算。

英特尔还提供另一系列 Xeon 6 芯片，名为 Sierra Forest，基于 ** 能效核（E-core）** 架构，以牺牲部分性能为代价换取更高能效。

今年 3 月，英特尔发布了其最先进的能效核服务器处理器，集成 288 个核心，比最大规格的 Granite Rapids 多出 160 核。该芯片采用英特尔最新 18A 工艺 制造，每瓦性能比前代 Xeon 6 所使用的 Intel 3 工艺提升 15%。

英特尔首席执行官 陈立武（Lip-Bu Tan） 表示：

“AI 规模化扩展不只需要加速器，更需要均衡的系统。CPU 与 IPU 是提供现代 AI 负载所需性能、能效与灵活性的核心。”

双方的合作还延伸至英特尔 IPU（基础设施处理器） 产品线。这类芯片专门优化用于执行基础设施管理任务，例如数据流量加密、存储硬件协调等。IPU 可将这些工作从服务器 CPU 上卸载，为用户业务留出更多算力。

英特尔与谷歌计划扩大基于专用定制 ASIC 的 IPU 联合开发。ASIC 是为特定应用场景从头设计的专用集成电路，这意味着谷歌将定制适配其云数据中心的专属 IPU。

这份合作协议对英特尔而言是一场关键胜利。目前，英特尔在服务器 CPU 市场面临日益激烈的竞争。就在上月，竞争对手 Arm 发布了首款数据中心通用处理器，这款 136 核的 AGI CPU 是与 Meta 联合开发的，将用于支撑 Meta 内部 AI 基础设施。

随着酷睿 Ultra 300（Panther Lake）与至强 6+（Clearwater Forest）在英特尔亚利桑那工厂量产爬坡，英特尔未来几年的复苏之路看似已步入正轨。据CompaniesMarketCap.com数据，英特尔周四市值创下25 年来新高，为互联网泡沫破裂以来最高水平。

英特尔周四市值升至3050 亿美元，较 2025 年 4 月中旬上涨 3.5 倍，较 2025 年 8 月 20 日（美国政府宣布拟收购英特尔 10% 股份）上涨 2.8 倍。目前英特尔市值全球排名第 48 位，虽落后于 ASML、AMD、应用材料、泛林半导体等半导体同行，但大幅领先于科磊、IBM、西门子与德州仪器。

此次市值大幅飙升，主要得益于三大利好：

1. 谷歌承诺长期使用英特尔至强处理器，凸显其 CPU 核心地位；

2. 与马斯克 TeraFab 的合作，印证了英特尔大规模设计、生产与封装高性能处理器的能力；

3. 一系列 AI 相关布局，证明其产品在高速增长的 AI 领域具备适用性。

英特尔历史市值峰值出现在 2000 年 8 月互联网泡沫巅峰期，达5027.1 亿美元，按今日购买力计算约合 1 万亿美元。目前 3052.5 亿美元的市值，已高于 2003 年底凭借迅驰平台席卷笔记本市场时的 2191 亿美元。

此外，3050 亿美元也超过了英特尔近年峰值：2018 年中期的 2572.3 亿美元（数据中心业务主导）、2020 年初的 2734.3 亿美元（云计算热潮）、2021 年 4 月的 2628.7 亿美元（疫情带动 PC 与云计算增长）。至少在投资者看来，英特尔确实正走在正确的方向上。

不过，英特尔的估值变迁也反映出其转型轨迹：从主导 PC 与服务器的 CPU 霸主，转变为一家注重执行力的成熟半导体企业。如今推动其市值的，更多是 AI、代工、工艺技术的战略叙事与中期产品路线图，而非当期盈利。此次冲击 3000 亿美元大关，标志着投资者信心重燃，但与 2000 年的巅峰不同，当前乐观情绪基于转型预期，而非已实现的垄断地位与销量暴涨预期。

融资用途与数据中心战略

SiFive 表示，新资金将用于三大方向：

1. 加速下一代高性能数据中心架构研发

2. 扩大工程团队

3. 深化其 CPU 平台的软件栈建设

具体投入领域包括：

• 高性能标量、向量、矩阵 RISC-V IP

• 基于现有 CUDA、红帽、Ubuntu 移植的软件开发

• 客户支持与项目落地，包括与英伟达合作的      NVLink Fusion 方案

这一目标远不止于将内核授权用于嵌入式与边缘设备。过去两年，SiFive 持续聚焦数据中心市场；在切入 RISC-V 数据中心 AI 处理器 IP 后，该公司已开始扩展架构以支持更高核心数的 AI 基础设施。

变革中的 CPU 市场：融资时机精准

SiFive 的商业模式并非销售成品芯片，而是出售处理器设计蓝图，客户可基于此定制自有芯片。路透社称，谷歌等企业已采用该模式。

利特尔指出，随着 Arm 进一步推进自有芯片销售，市场对开放标准替代方案的接受度正不断提升。对于希望掌控架构、又不愿依赖单一专有指令集（ISA）厂商的云厂商与超大规模算力企业，RISC-V 具备战略吸引力。

SiFive 也紧跟 AI 基础设施转型趋势。今年 1 月，该公司宣布高性能平台将采用英伟达 NVLink Fusion，实现 RISC-V CPU 与英伟达加速器的更紧密互联。

本轮融资表明，尽管 SiFive 仍需证明 RISC-V CPU IP 能在主流数据中心拿下大量份额，而不只是停留在 “潜力替代方案” 层面，投资者仍愿意全力支持其技术路线图。

对欧洲芯片生态的意义

对欧洲芯片生态而言，本轮融资的意义不仅在于规模，更在于指明了半导体新资金的流向：CPU IP、内存一致性、软件可移植性、通用计算与 AI 加速的深度耦合。

SiFive 在英国剑桥设有研发中心，在冲击更高性能设计的同时，已在欧洲建立稳固的工程布局。因此，SiFive 此次融资并非普通风投事件，而是一场押注开放 CPU 架构从嵌入式领域走向数据中心核心的重要布局。

加上迁至德州的PCB厂，产能不足且良率亦不到6成，市场推估，包括群创、意法半导体（ST Micro），还有华通、燿华等供应链，持续受惠SpaceX释单扩增，接单动能可再续命2年以上，甚至承接数年外溢订单。 市场更传出，SpaceX相关高层预计4月底来台，与PCB、封装等中国台湾相关供应链会面。 

Musk欲打造一个高度垂直整合的科技帝国，即将在年中IPO的SpaceX，估值已达1.5兆美元，成为全球关注焦点。 半导体业者表示，SpaceX旗下Starlink低轨卫星服务，需求成长飞速，全球用户估计每月至少新增逾2万户，且应用从个人通讯延伸至车联网、航空、军事与偏远基础建设。

近年更因多方战争不断，芯片需求呈现爆发成长，推估每台接收器需约200~400颗射频（RF）晶片，单月新增需求达数百万至千万颗，长期总需求将随用户数与应用场景倍增。 这种规模已不再是消费电子等级，供应链产能全开也无法满足。

据了解，SpaceX采取双轨模式以分散风险。 外部供应链方面，一是由意法半导体提供芯片与封装，二为格罗方德（GF）代工，搭配群创封装; 同时，也在德州自建FOPLP工厂，另也将洛杉矶的PCB产线，移至德州。

德州一期FOPLP新厂规划月产能为2,000片，所开出的封装尺寸为700mmx700mm，是目前业界量产的最大尺寸，1片可封装10万颗芯片，接下来还有2~3座厂规划，已扩大与台湾设备及材料供应链合作。

外界好奇的是，SpaceX在德州建立FOPLP新厂，建置与操盘团队来自何处？

半导体业者则指出，SpaceX能迅速建置新厂，主系新加坡PEP Innovation技转。 PEP多年前即与中国华润微合作，成立重庆硅磐微电子项目，进而切入先进封装，此外，PEP目前技转对象众多，包括为SpaceX代工的意法、群创，以及中国面板级封装体系。 此近似力积电与印度塔塔集团（Tata）的合作协议，助其建置晶圆厂，支援服务及技转授权等。

业者进一步透露，虽SpaceX透过PEP外部技术授权快速切入封装，FOPLP一期新厂已于2025年9月设备开始进机，目前也大致完成，但面临严重人才短缺，核心团队仅约10人，效率与良率远低于预期，正式量产时程由2026年第3季底，延至2027年中。

此外，不仅封装厂量产延迟，据传SpaceX在PCB领域也面临供不应求，虽已在德州建置产线，但良率仅约60%，远低于中国台湾同业90%以上。

至于Terafab大计，半导体业者推估，如果欲在2、3年内实现量产，本质上应是Musk的Tesla、SpaceX与 xAI提供资金，搭配足以填补产能的自家芯片需求。 英特尔（Intel）助力建厂、提供技转与服务的合作模式，也可看作是英特尔再扩厂、制程技术提供，新厂冠名Terafab，这个模式同样类似力积电与塔塔的合作。

晶片业者表示，德州人才缺口与供应链聚落建置等问题，都将牵制Musk半导体一条龙目标，数年内仍难脱离亚洲供应链。 然Musk银弹满满，且握有庞大晶片订单，集结三星电子（Samsung Electronics）、英特尔等多方之力，加上美国政策支持，成为台积电以外的「晶圆制造新势力」不无可能。

尊敬的各位股东：

我大学毕业时，梦想是成为一名体育解说员。我把简历和试镜视频寄给了美国各地许多小型电视台，只收到两次回复，最终我在一家大型电视网从事体育制作工作。为了多赚些钱，我还执教了以前的高中足球队，并在一家高尔夫零售门店打工。半年后，一位大学同学说服我去他任职的消费品公司面试，我在那里做了三年产品经理。之后我离职尝试创业，发现这些事业并非我心之所向，又短暂做过销售和投行工作，随后重返研究生院，并于 1997 年 5 月期末考试结束后的第三天加入亚马逊。

这条路，绝非一条直线。

亚马逊云科技（AWS）的发展同样充满曲折。最初的愿景涵盖存储、计算、支付与人工智能服务。其中存储和计算成为 AWS 的核心支柱，其他项目则未能成功。我们起初并未规划数据库服务；首次推出的数据库产品也未能打开市场。我们推倒重来，打造了全新的关系型与非关系型数据库服务，广受认可，成为数百万 AWS 应用的核心组件。刚推出弹性计算云（EC2）时，它仅在单个可用区提供单一实例类型，仅支持 Linux 系统，没有自动扩缩容、负载均衡、块存储或私有网络功能。随着时间推移，我们逐步加入这些能力，并推出了数百项服务。AWS 最初深受初创企业青睐（DoorDash、Dropbox、Pinterest、Slack、Stripe 等众多公司都依托 AWS 起家）。当时有评论人士断言，企业与政府绝不会大规模使用云计算或 AWS。2008 年，Netflix 决定将所有应用迁移至 AWS，随后通用电气、财捷集团等巨头纷纷重磅投入，最终美国中央情报局（CIA）也选择 AWS 作为机密云服务合作伙伴。业务增长势如破竹，资本支出也随之大幅增加，对自由现金流产生了摊薄效应。在 2014 年 AWS 运营计划评审会上，公司一位高管开篇就质疑：“再跟我说说，我们为什么要做这项业务？”

AWS 最终为亚马逊带来了巨大成功，但它的发展路径是直线吗？当然不是。

我很喜欢一支新西兰乐队 “The Beths”，他们创作了多张优秀专辑，歌词发人深省。我一直期待他们的新作品，去年夏天他们发行新专辑《直线皆是谎言》，歌名让我深感一语中的。大多数长期事业都不会沿着笔直向上的线性轨迹发展。进步总是起伏不定：时而向上突进，时而停滞不前，时而掉头向下，甚至被迫回到起点。有时，你感觉自己在原地打转。但成功的道路，极少是笔直的。

这是因为世界纷繁复杂，新技术、商业模式创新、竞争对手、全球议题、社会与人文变迁都会带来影响。我们正身处一生中最重大的变革浪潮之中 —— 人工智能、机器人技术、太空工业化、地缘政治与军事冲突等。正如优秀的高尔夫球手必须精通开球、攻果岭、切杆和推杆，基业长青的企业必须善于应对各类变革。下文我将分享我们的经验，以及我们为何对亚马逊的未来充满信心。

一、尽可能主动创造下一波变革

我们努力预判能让客户生活更便捷、美好的需求，主动创造下一波变革。过去，我们在零售、物流、AWS、广告、Kindle、Alexa、医药健康等领域成功做到这一点。目前在推进的新项目众多，无法一一列举，仅分享几项重点：

1. 机器人技术：重塑履约效率

尽管多年来持续优化，客户始终追求更低成本与更快配送速度。我们持续提升运营效率与库存管理水平，而机器人技术带来了阶跃式变革 —— 实现更快配送、降低库存成本，并自动化那些易导致员工劳损受伤的搬运作业。2012 年收购 Kiva 机器人公司后，过去 14 年我们持续投入众多机器人项目，如今履约中心已有超百万台机器人负责存储、拣选、分拣及场内运输，同时我们仍是美国最大的就业创造者之一。尽管成果显著，我们在机器人技术的应用仍处于早期阶段。未来我们将持续在形态、应用场景、灵活性、抓取能力与智能水平上创新。只要能依托履约网络中海量机器人的规模与实时反馈，为其他工业及消费客户打造机器人解决方案，我们都会积极探索。

2. 农村配送：逆势投入偏远市场

农村客户往往被物流与电信服务商忽视，因为偏远社区服务成本更高。当其他公司放弃这类客户时，我们正全力投入。我们已投入超 40 亿美元扩建农村配送网络，客户反响热烈：2025 年农村地区当日达服务月均用户数较上年近乎翻倍。扩建完成后，我们的网络每年可额外为覆盖 13000 个邮编、120 万平方英里区域的客户配送超 10 亿个包裹。

3. 亚马逊 Leo 卫星：弥合数字鸿沟

全球仍有数十亿人无法接入高速互联网，数百万企业、政府及机构身处网络不稳定地区。没有宽带连接，人们就无法参与都市地区习以为常的数字生活 —— 教育、商务、信息查询、购物、娱乐等。过去七年，我们打造了低地球轨道卫星网络（亚马逊 Leo），已发射超 200 颗卫星，是目前全球第三大低轨卫星网络。未来几年还将发射数千颗卫星，星座规模快速扩张。Leo 除提供基础连接外，还具备三大独特优势：

• 性能更强：上行速度约为现有服务的 6-8 倍，下行速度约为 2 倍；

• 成本更低：性价比优于同类方案；

• 深度集成 AWS：助力企业与政府便捷实现数据双向传输、存储、分析与 AI 应用。

亚马逊 Leo 计划于 2026 年年中正式商用，目前已获得企业与政府的大量收入承诺。近期，全球营收最高的航空公司达美航空宣布选用亚马逊 Leo 作为未来机上 Wi-Fi 服务，2028 年将率先在 500 架飞机上部署。此外，捷蓝航空、美国电话电报公司（AT&T）、沃达丰、拉丁美洲直播电视、澳大利亚国家宽带网络、美国国家航空航天局（NASA）等均已成为 Leo 客户。

即便不大力投入机器人、农村快速配送与欠发达地区宽带连接，亚马逊仍可长期保持成功。但我们坚信，能通过创新为客户创造更多可能，我们渴望这样做，并确信这些投资将为公司带来显著增长与可观的资本回报率。

二、方向不明时，并行推进多条路径（2＞0）

我小时候常和父亲去看纽约游骑兵队的冰球比赛，我热爱冰球，也珍惜和父亲相处的时光。我至今仍十分敬重父亲。有一场比赛，父亲发现后卫达拉斯・史密斯不在替补席，起身大喊：“达拉斯去哪了？” 旁边一位球迷回了句：“在德州呢，笨蛋。”

显然，2 大于 0 是常识。但太多企业只追求看似整洁的单一方案，而非布局足够多的尝试以达成关键目标。以零售业务的快速配送为例：客户极度渴求更快配送，配送承诺越快，订单完成率越高。就在三年前，两日达还是行业标杆。我们将标准提升至一日达，如今正全力冲刺当日达。

我们创新推出更精简的履约中心模式 ——当日达履约中心（SSD）。已在美国各地建成超 85 个 SSD，储备最畅销的 9 万种商品，2026 年至今已完成超 5 亿件当日达订单。同时，我们持续推进无人机配送服务 Prime Air。如今 Prime Air 的设计已具备规模化能力，计划年底前服务覆盖 3000 万客户，预计本世纪末前完成 5 亿个包裹配送，目标是 30 分钟内送达。过去一年，我们从印度和阿联酋起步，推出 Amazon Now 极速配送服务，数千种商品可 20 分钟内送达，深受客户喜爱。在印度，我们已拥有超 360 个微型履约中心且数量快速增长，Amazon Now 订单月增速达 25%，Prime 会员使用该服务后购物频次增至三倍。我们也开始在美国和欧洲推广 Amazon Now。

有些企业可能会只选择其中一项方案，争论数周甚至数月，最终一事无成。有人会说，做好当日达就足够了，“先搞定这个，未来再考虑其他想法”。但打造能 30 分钟配送百万件商品的自主无人机并非一年之功，需要多年研发周期；而依托微型履约中心的极速配送已是现实，无论我们是否参与都会成为趋势。因此，我们必须并行多条路径，推动下一轮配送速度变革。事实证明，这些方案互为补充：无人机将以 SSD 为基地备货与起飞；Amazon Now 依托微型履约中心实现 20 分钟内数千种商品配送，而 Prime Air 可在 30 分钟内配送更丰富的商品。它们满足不同需求，协同推动变革，效果远胜于单一方案。

杂货业务是另一个多路径并行的案例。20 年前，我们从非易腐食品起步（杂货店内 aisle 常见的日用品、罐装食品、美妆产品等）。客户喜爱线上购买、快速配送的便捷性，自然要求更全面的杂货品类，生鲜食品需求尤为迫切。我们展开多项尝试，为客户与亚马逊寻找合理的盈利方案。2017 年，我们收购有机食品零售龙头全食超市（Whole Foods Market），随后推出大众实体生鲜店 Amazon Fresh、Prime 会员杂货订阅服务、店中店模式（亚马逊大众品牌与全食有机品牌同场销售）。并非所有尝试都成功，但每一次都让我们收获宝贵经验。

如今，客户需求愈发清晰：非易腐食品业务持续高速增长；全食超市加速扩张，现有超 550 家门店，未来几年将新增 100 家，还推出小型业态 Daily Shop，服务城市社区高频快速采购需求，开局良好；最大突破是将生鲜食品纳入当日达配送网络。将生鲜果蔬、乳制品、肉类等与数百万日常用品整合为一单快速配送，其性价比与便捷性深受客户认可。自 2025 年初将生鲜纳入当日达服务以来，生鲜销售额增长超 40 倍，在开通该服务的区域，当日达订单十大热销品中有九款是生鲜。我们已在美国超 2300 个城镇提供当日达生鲜配送。2025 年，亚马逊杂货业务总销售额突破 1500 亿美元，成为美国第二大杂货零售商。

若有明确路径能改变发展轨迹，就全力冲刺。但大多数突破性进展都需要创新与试错，并行多条路径是找到最优解的最佳方式。

三、识别重大变革，果断重仓投入

判断哪些变革是划时代的、哪些只是 “有趣”，需要判断力，理性的人可能有不同看法。但一旦认定是颠覆性变革，就应在合理范围内全力投入。这会带来投资高峰，引发外界审视，但改变游戏规则的机遇通常不会配合平稳的投资节奏。

人工智能就是这样一场划时代变革。所有客户体验都将被 AI 重塑，还将诞生仅靠 AI 才能实现的全新体验。我关注到外界关于 AI 是否过度炒作、是否存在泡沫、利润率与资本回报率是否可观的争论。我坚信，对亚马逊而言，答案分别是：否、否、是。以下是无可争议的事实：

1. AI 是史上普及速度最快的技术

2022 年 11 月 ChatGPT 推出，两个月内用户破亿，增速是 TikTok 的四倍、Instagram 的十五倍，如今周活用户已超 9 亿。OpenAI 与 Anthropic 的年收入运行率据称均逼近 300 亿美元，对刚商业化不久的公司而言，这一数据惊人。1882 年爱迪生建成首座商用发电站时，人们只认为它是更好的照明方式，却没想到电力最终重塑了全球所有工厂、家庭与行业。AI 可能拥有同等影响力，区别在于电力用了 40 年才实现变革，而 AI 的速度快了十倍。

1. 亚马逊身处 AI 浪潮核心，客户首选 AWS 部署 AI

AWS 商用三年后，年收入运行率为 5800 万美元；本轮 AI 浪潮三年后，2026 年第一季度 AWS AI 业务年收入运行率已超 150 亿美元，规模是当年 AWS 的近 260 倍，且仍在快速攀升。

客户选择 AWS 的原因：

• 能力更全面：提供模型构建（SageMaker）、高性能推理与前沿模型（Bedrock）、低成本推理（自研芯片 Trainium）、智能体构建（Strands）、安全可扩展的智能体环境（AgentCore）、面向编码 / 软件迁移 / 知识工作日常任务的开箱即用智能体（Kiro、Transform、Quick）；

• 数据就近部署：客户扩大 AI 应用时，希望推理任务靠近现有应用与数据以降低延迟，而 AWS 承载的客户数据远超其他平台；

• 配套服务丰富：客户使用 AI 时会大量消耗其他非 AI 服务，AWS 的服务广度与能力领先；

• 安全与运营表现最佳：AWS 是 AI 与基础设施提供商中安全与运营稳定性最强的平台。

1. AWS 增长仍有巨大空间

2025 年 AWS 新增 3.9 吉瓦（GW）电力容量，预计 2027 年底总容量翻倍，且容量一经投用便快速实现变现。2025 年第四季度，AWS 同比增长 24%，年收入运行率达 1420 亿美元，绝对增量可观。但我们仍面临产能限制，无法满足全部需求。顺带一提，已有两家大型 AWS 客户请求买断 2026 年全部 Graviton 实例容量（Graviton 是我们广泛应用的自研 CPU 芯片），出于其他客户需求我们无法应允，但足以体现需求之旺盛。

1. 芯片业务爆发，重塑 AWS 盈利模型

目前 AI 几乎都基于英伟达芯片运行，但新趋势已出现。我们与英伟达保持紧密合作，始终满足选择英伟达芯片的客户需求，并持续将 AWS 打造为运行英伟达芯片的最佳平台。但客户追求更优的性价比，这一幕我们曾亲历：CPU 领域，2018 年我们推出 Graviton 前，几乎所有工作负载都运行在英特尔芯片上；Graviton 性价比比其他 x86 处理器高 40%，如今被 98% 的 EC2 顶级客户广泛采用。AI 领域正在重演这一历程：自研 AI 芯片第二代 Trainium2 性价比比同类 GPU 高约 30%，已基本售罄；2026 年初开始出货的 Trainium3，性价比比 Trainium2 再高 30%-40%，已接近满额预订；还有约 18 个月才大规模上市的 Trainium4，已被大量预订。AWS 快速增长的核心推理服务 Amazon Bedrock，大部分推理任务都运行在 Trainium 上，需求持续爆发。

拥有自研热门 AI 芯片打开了无数可能，最大价值在于为客户降低成本、为 AWS 锁定更优盈利模型。规模化后，Trainium 预计每年为我们节省数百亿美元资本支出，相比依赖第三方芯片，推理业务运营利润率优势达数百个基点。

我们的芯片业务（含 Graviton、Trainium、EC2 网卡 Nitro）年收入运行率已超 200 亿美元，同比实现三位数增长。由于目前仅通过 EC2 变现芯片价值，这一数据被低估；若芯片业务独立运营，像其他头部芯片公司一样向 AWS 及第三方销售当年产能，年收入运行率将接近 500 亿美元。芯片需求极为旺盛，未来我们很可能向第三方销售整机柜芯片。

1. AWS 现金流周期：短期资本投入，长期丰厚回报

AWS 增长越快，短期资本支出越高。我们需提前投入资金购置土地、电力、厂房、芯片、服务器与网络设备，通常 6-24 个月后才开始向客户收费。这些资本支出对应的资产使用寿命长：数据中心超 30 年，芯片、服务器与网络设备 5-6 年。这些投资在投入使用数年后，自由现金流与资本回报率累计极为可观；但在高速增长期（如当下），资本支出增速远超收入增速，早期自由现金流承压，直到首批产能变现、收入增速超越资本支出增速。我们在 AWS 上一轮高速增长期经历过这一周期，成果喜人。我们相信本轮 AI 浪潮将带来更可观的长期收入与自由现金流。

1. 客户承诺保障资本投资确定性

我们 2026 年约 2000 亿美元的资本支出并非盲目投入。OpenAI 超 1000 亿美元的合作承诺就是例证，我们还达成多项其他客户协议（尚未公布）或正在推进深度合作。2026 年 AWS 资本支出大部分将于 2027-2028 年变现，其中相当一部分已获得客户承诺。

我们愿意大额投入资本，承受短期自由现金流压力，换取中长期丰厚的自由现金流盈余。AI 是一生一遇的机遇，当前增长前所未有，未来潜力更大。AWS 拥有最全面的功能、最强的安全与运营稳定性、最大的客户与收入份额，客户强烈希望在 AWS 上运行 AI，芯片业务有望成为亚马逊新支柱。我们不会保守应对，将全力投入以保持领先地位，未来业务、运营收入与自由现金流将因此大幅增长。

四、必要时重回起点，重塑发展轨迹

当一款产品已规模化成功，最难的决策就是重回起点重新设计 —— 这看似倒退，团队也会抱怨没时间兼顾现有业务与全新重构。但 AI 的发展让重回起点变得更必要、更可行。

以 Amazon Bedrock 为例：这款服务快速开发、超预期扩张，团队意识到需要全新的推理引擎，这不是小修小补，而是彻底重构架构。团队当时运营着高速增长的大规模服务，处境并不理想。通常这类工作需要 40 人团队耗时一年精心打造，而 Bedrock 团队组建了 6 名顶尖工程师的专项小组，依托智能编码服务 Kiro 从零重构，仅用 76 天就推出新引擎 “Mantle”。Mantle 已成为 Bedrock 服务的核心支柱，今年 3 月 Bedrock 规模近乎翻倍，2026 年第一季度处理的令牌量超过以往所有年份总和。

Alexa是另一个典型案例。Alexa 已在设备、汽车、办公场所、Fire TV、Prime Video 等终端拥有 6 亿活跃设备，规模庞大、用户基数巨大。但生成式 AI 这类颠覆性技术到来时，我们必须打造更智能的产品，即便这会冲击团队、路线图与架构。全新的 Alexa + 比前代更强大、实用、智能，但我们必须彻底重构其大脑、智能能力、知识广度、服务与 API 调用路径，以及可执行的任务与流程。团队既要服务海量现有用户，又要确保升级不破坏客户依赖的功能，最终成果值得付出：客户与 Alexa 的对话量翻倍（时长增加、话题更广），设备购物量增至三倍，音乐流媒体使用量提升 25%，智能家居功能使用量提升 50%。Alexa 迈向全球最佳个人助理的旅程仍处早期，但若非重回起点重构，它无法开启新征程。

如果相信未来几年所有客户体验都将被 AI 重塑，那么即便当下最成熟、最普及的体验也需要重新构想。以零售业务为例：我们坚信客户永远重视海量选品、低价、极速配送、易用性与服务体验。亚马逊已构建诸多能力，足以长期满足这些需求。但随着 AI 崛起，客户与零售商的交互方式未来可能发生根本性改变。 temptation 是在现有体验上小幅叠加 AI，这只是起点。领导者的关键在于组织团队、坚定信念，依托新技术从零重新构想体验，说易行难，但我们正在所有消费者业务中践行这一理念。找到比现有体验更优的方案可能需要时间，消费者接受全新体验也需要过程，但历史证明 “直线皆是谎言”，一切终将被重构。想要抓住下一波机遇，就必须愿意回归第一性原理。

五、打造适应曲折发展的企业文化

企业可能顺利运营多年，一场变革就打破平静。有时团队不愿承认重大变革来临，因为调整方向意味着挑战。历史上，无数企业因忽视重大变革而走向衰败，我们也曾因此受益。

在亚马逊 28 年的经历让我领悟：

• 必须拥有准确的数据、机制与敢于讲真话的人，深入研判变化与应对方案；

• 团队与文化必须适应不确定性，在新常态中稳步前行；

• 疯狂创新与试错，即便多数尝试失败、看似毫无进展，文化也必须具备坚持到底的韧性；

• 持续学习，每一次尝试都能揭示客户真实需求；

• 快速行动、员工具备主人翁意识、保持拼搏精神，我们常说要像全球最大的初创公司一样运营，过去一年我们努力扁平化组织，决策与执行效率显著提升；

• 推动重大变革时，宁可适度超额投入，也不要因过于保守错失转型红利，若有新认知需要调整方向，立即行动；变革从不平稳，青睐勇敢与适应力强的企业；

• 既要主动创造变革，也要善于识别并跟进他人开启的机遇，我们常是先行者，但也有多项重大成功并非首发，我们从不简单复制，而是基于新灵感创新独特体验，这需要不同于首发的勇气与决心；

• 不仅要重新构想客户体验，还要重构组织与工作方式，挑战长期有效的惯例极为困难，有人称之为 “变革管理障碍”，在转型动荡期，这几乎是重塑信念；

• 应对变革时必须承受批评，我们一直秉持 “长期被误解也坦然处之” 的理念，这是创新的必要信念，尤其是在充满不确定性与争议的重大变革期。

结语

2025 年，亚马逊再获稳健业绩：

• 营收同比增长 12%，从 6380 亿美元增至 7170 亿美元；北美营收同比增 10%，从 3870 亿美元增至 4260 亿美元；国际营收同比增 13%，从 1430 亿美元增至 1620 亿美元；AWS 营收同比增 20%，从 1080 亿美元增至 1290 亿美元。

• 运营收入同比提升 17%，从 690 亿美元（运营利润率 10.8%）增至 800 亿美元（运营利润率 11.2%）。

• 自由现金流从 380 亿美元降至 110 亿美元，主要因物业与设备采购净额同比增加 507 亿美元，核心投向人工智能领域资本支出。

我对未来的乐观难以言表：

• 零售业务营收逼近 6000 亿美元，而全球约 80% 的零售仍发生在线下，这一格局必将改变；

• AWS 年收入运行率达 1420 亿美元，而全球 85% 的 IT 支出仍在本地部署，这一格局必将改变；

• 广告业务持续增长，为品牌带来丰厚回报；Prime Video、医药健康、杂货等新业务提供独特客户体验，增长强劲，盈利持续改善；

• 亚马逊 Leo 即将商用，自动驾驶出行服务 Zoox 刚刚启动商业运营，机器人技术仍处早期探索阶段；

• AI 并非独立项目，而是倍增器，将重塑我们所有客户体验，解锁全新场景，我们将自主打造，同时持续将 AWS 打造为客户创新的最佳平台。

发展绝不会线性前行，会有加速时刻，也会有调整方向的阶段。我们将持续试错，重仓关键领域，及时止损无效项目。

这正是亚马逊最擅长的环境。我们打造的文化在不断变化中蓬勃发展 —— 勇于创新、适应多路径并行、回归第一性原理、全力投入能显著改善客户生活的创意。我们将始终以客户与股东的长期利益为核心。

感谢全体团队过去一年的付出与未来的拼搏，期待与大家携手开启这段非凡征程。

此致

敬礼！

安迪・贾西

亚马逊总裁兼首席执行官

亚马逊公司

本文中，我们将通过实验测试来研究如何运用驱动芯片的退饱和功能（DESAT）来做桥臂直通保护。具体来说，我们将探讨哪些因素会影响保护响应时间，以及如何优化短路关断过程中的过压问题。值得注意的是，我们的所有测试，都是基于Ⅰ类短路工况，关断动作都是由驱动芯片1ED3330MC12M本身触发的，而不是受驱动信号脉宽的限制。

实验测试平台搭建

既然要做短路的讨论，首先选用的SiC MOSFET本身得有一定的短路能力，比如英飞凌的CoolSiC™ G2单管器件在规格书中标称，在门极电压为15V下时具有2us的短路耐受时间，具体测试条件如下表所示。但是大家在实际使用中门极电压往往会用到18V而不是15V，因此，本文将通过具体实验的方式来展开SiC MOSFET在门极电压为18V时的短路能力的探索，有一点要注意的是，由于目前没有批量数据作为极值的界定依据，因此测试结论仅供实际应用参考。

本次实验选择了英飞凌的IMZC120R012M2H作为被测器件，驱动板使用的是EVAL-1ED3330MC12M-SiC（文章参考：新品 | 采用半桥架构的 1ED3330MC12M 隔离式栅极驱动的评估板设计），这块板子上的隔离电源使用了2EP130R作为变压器驱动器，包含全桥MOS输出结构，可以通过调整专门的占空比引脚上的电阻值来实现不同隔离驱动电压的组合（文章参考：《新品 | 频率和占空比可调的驱动电源用全桥变压器驱动器评估板》）。母排使用了英飞凌专门给双脉冲测试插拔适配的评估板EVAL-DCLINK-DPT。两者图片如下：

点击图片可放大查看

1ED3330MC12M是英飞凌具有DESAT保护的新款隔离型驱动芯片，输出电流能力达到+12A/-13A；带米勒预驱钳位，能实现最高20A的米勒电流钳位水平；短路的报错响应迅速，延时最大200ns；是高压SiC MOSFET的理想搭档。

实验测试结果与现象分析

平台搭好后，我们将依次来看哪些因素可能影响短路行为的表现。它们分别是门极正电压，门极负电压，母线电压以及短路时间。所有的波形图中，绿色（通道4）为V_GS，蓝色（通道3）为V_DS，红色（通道2）为I_DS，土黄色（F1）是示波器积分计算的损耗。

结论一：门极正电压越高，短路电流越大，损耗也越大。如图1和图2所示，门极18V下的短路电流，比门极15V下增加了30%多，损耗增加了20%多。

图1. V_GS=-3V/+15V，V_BUS=800V，I_DSmax=927A，V_DSmax=1127V，E_SC=342.46mJ

图2. V_GS=-3V/+18V，V_BUS=800V，I_DSmax=1240A，V_DSmax=1270V，E_SC=422.96mJ

从上面两幅图的结果来看，由于短路保护响应时间都在1us内，关断时电应力比较大，有超出1200V的情况。而解决方案将在结论四里分析。

结论二：门极负电压越低，对短路表现影响很小。短路电流略有增大，但损耗却略有减小。这是由于门极负压更低的话会导致短路电流开始上升段的的di/dt有所增大，最终短路保护响应时间却变短了一点点。下面这幅图可以和图1的波形比较来看。

图3. V_GS=-5V/+15V，V_BUS=800V，I_DSmax=960A，V_DSmax=1163V，E_SC=338.57mJ

结论三：母线电压的提升会导致短路损耗增加，但短路电流大小几乎不变，超过母线电压平台的尖峰量也几乎一致，Δ值都是350V左右。图4的波形是600V下测的，和图1的800V相同门极条件下的短路情况作对比，损耗降低了30%多。

图4. V_GS=-3V/+15V，V_BUS=600V，I_DSmax=938A，V_DSmax=937V，E_SC=228.31mJ

结论四：合理地控制短路保护响应时间是能有效关断短路电流的一个关键点。一般来说，在相同的客观条件下，短路时间越长，损耗越大，芯片由于热失效的风险就越大。英飞凌SiC MOSFET芯片在短路表现上的好处是开通很快，电流能很快到达峰值，到达峰值之后电流就开始下降，这样不仅可以为短路争取到更长的时间，同时由于关断时电流更小使得关断的过压也更低更安全。后面的波形图中，示波器通道1是驱动芯片DESAT脚上的波形，滤波的电容是100pF的，虽然芯片内部的恒流源是500uA的，但这个电容上电压上升的速度可能远大于这个电流源的充电时间且并非是完全线性的，而是呈现先快后慢的趋势，前面有一段充电非常快的是由于V_DS在那段的dv/dt通过退饱和电路中的二极管结电容来充电，后面慢的是主要是500uA电流源的充电影响。

图5. 退饱和检测典型电路

如果这个阶段对电容充电能量足够多的话，会大大减少一类短路保护响应时间，降低短路损耗。当然也可能带来一些风险，比如时间太短，那么在关断时电流值可能比较大，则di/dt就高，由于系统里有杂散电感的存在，从而引起非常高的DS电压尖峰。所以适当地延长短路持续时间有助于降低关断时DS过压。和前面图1的波形对比，图6的短路时间增加到1.7us后电压尖峰值从1127V降到了997V。但此时的短路损耗增加到了820.6mJ。

图6. V_GS=-3V/+15V，V_BUS=800V，I_DSmax=935A，V_DSmax=997V，E_SC=820.6mJ，t_SC=1.7us

结论五：影响短路保护响应时间的因素很多，而且大都还需要在实际的电路中进行调试。包括母线电压，系统回路的寄生电感，DESAT脚并联的滤波电容，PCB布线在DESAT脚产生的寄生电容，以及DESAT功能所使用的阻断电压的二极管。对于最后一个因素，建议设计时保留两个串联的二极管位置，如图5红圈里的二极管位置。因为结电容越串越小，使用两个二极管对比一个二极管产生的分布电流会小一半。考虑这个二极管成本，即使在SiC的开关电路里往往也只使用高压硅基的超快二极管，如果使用SiC二极管的话，那么即使单独使用一个，结电容也够小。这个二极管上的结电容越小，那么由i_C=C*(dv/dt)可知，dv/dt通过二极管结电容产生的分布电流也越小，短路时间会变大。请参考图7和图8。然而短路时间大好还是小好不能简单的一概而论，大了能降低过压尖峰，小了能降低能量损耗。所以从实际经验看，在确保不过压的情况下，建议短路时间设置得越小越好。

图7. 退饱和检测电路使用一个二极管

图8. 退饱和检测电路使用两个二极管串联

最后，给大家一个参考测试结果，用一个18V门极电压短路且过压不超的波形来收尾这篇文章吧。如图9，1.6us+的短路保护响应时间里，器件承受了大约1J的能量，电流达到1255A，短路结束后性能完好无损。本文一系列的实验做了几十次短路，器件也没坏，展示了英飞凌器件远超规格书定义的品质！

图11. V_GS=-3V/+18V，V_BUS=800V，I_DSmax=1255A，V_DSmax=1039V，E_SC=1013.7mJ

文中所有波形和结论仅针对本次实验，希望能给供广大对SiC MOSFET短路感兴趣的朋友们带来帮助。毕竟在实际应用中，如果功率器件具有一定的短路能力并实现有效的保护，对提升系统整体可靠性而言是非常有利的。而英飞凌的驱动芯片恰恰能助力实现对SiC MOSFET的短路保护。

相比于G1单管器件仅有650V/1200V两档电压等级，G2系列电压等级更加全面，涵盖400V/650V/750V/1200V/1400V，以及丰富多样的封装形式，包括顶部散热QDPAK、可回流焊TO-247等，以适应AIDC、光储、充电等不同应用领域的需求。G2的导通电阻档位划分更加细腻，例中1200V电压等级单管导通电阻最低可达7mΩ，且提供4mΩ至350mΩ的宽范围产品组合，精准匹配不同功率场景需求。

1、芯片创新技术推动极致器件性能演进

CoolSiC™ G2具有卓越的动态及静态性能，这源于英飞凌在芯片结构与封装技术上的双重创新。其采用独特的非对称沟槽栅结构，通过特殊晶面优化实现了极低的界面态密度和氧化层陷阱，最大化提升沟道载流子迁移率，为导通电阻的降低奠定了核心基础。在此基础上，G2进一步缩小元胞尺寸，优化纵向结构及掺杂形貌，最终实现了业界领先的单位面积导通电阻（R_dson*A）。

英飞凌深知不断优化器件性能的同时，取得鲁棒性、可靠性、易用性上的全面升级才是碳化硅技术创新的方向。碳化硅MOSFET的栅氧化层早期失效一直是制约其可靠性的重要因素。CoolSiC™ G2独特的非对称沟槽栅结构，使其能够采用相比平面型器件更厚的栅氧化层，因此能使用更高的筛选电压，既能进行更高效的筛查，又能保证不损坏质量合格的器件，最终出厂的SiC器件与Si器件有类似的失效率。基于已出售的G1 SiC MOSFET数据积累，CoolSiC™每百万个器件中的缺陷数量甚至低于Si器件。

CoolSiC™ G2通过优化寄生电容，在四大核心优值系数（FOM）上实现全面突破：R_dson*Q_g（驱动损耗）、Rdson*Q_GD（硬开关损耗）、Rdson*Eoss（轻载损耗）、R_dson*Q_OSS（软开关损耗）均达到SiC市场顶尖水平。因此G2能够实现超过同类产品的极低器件损耗。

G2支持过载运行时200℃最大结温，比G1的最高允许结温提升了25℃，有利于过载工况下系统的安全运行。充分利用这一特性，可在以下应用场景中实现输出功率显著提升：UPS中的短路工况，光伏逆变器的低电压穿越，以及充电桩中电网波动引起的高脉冲电流。

我们基于半桥电路硬开关的电路拓扑，对G2及竞争对手进行实际损耗和温升测试。半桥工电路作于buck模式，低边管使用同步整流进行续流。

测试结果可以看出G2具有最高的效果99.11%，以及全功率范围内的最低的结温。这是源于G2极低开关损耗与.XT封装工艺带来的极低热阻，在高开关频率应用中具有显著优势，例如组串式光伏逆变器、充电桩有源前端、混合逆变器等应用领域。

2、极致可靠性设计，适配严苛场景

在追求高性能的同时，英飞凌从未放弃对可靠性和寿命的极致追求。

G2规格书中保证2μs的短路耐受时间。搭配精心调制的退饱和电路，可确保器件在短路故障发生后2μs内快速关断，避免故障扩大，大幅提升系统运行稳定性。

针对并联应用中的电流不均问题，G2具有较低的栅极阈值电压（V_GS(th)）离散性，结合导通电阻正温度系数，增强了并联操作的可靠性与易用性，无需复杂的均流电路设计即可实现多器件稳定并联。

G2产品更具备高电压阈值（典型值4.5V）和超低QGD/QGS比，显著提升抗寄生导通（PTO）能力。

G2具有强大的抗雪崩能力，数据手册中对于连续雪崩耐量和单次雪崩耐量都作出了保证

3、封装技术创新，适配多种应用场景

G2产品全线使用.XT高性能互联技术，使用低温扩散焊代替传统的软钎焊，消除了传统焊料层，使得器件结壳热阻相比G1最多降低30%，允许11%额外输出电流提升，或10℃的结温降低，或约50%的开关频率提升。

全新高爬电距离的TO-247-4 HC封装，与传统TO-247-4兼容，漏极到源极爬电提高到9mm，管脚到散热器爬电距离提升到5mm，更适合高电压场景应用

大电流管脚可回流焊的TO247封装增强管脚出流能力。该封装目前应用于1400V器件，功率源极与漏极管脚拓宽到2mm，相对传统TO247，可提升约18%的电流输出能力。该封装支持背板回流焊，可将器件直接焊接于绝缘DCB板上，再将DCB板与散热器焊接。与传统涂敷导热硅脂的方式相比，最多可降低50%的热阻。

表贴顶部散热封装QDPAK：相对于传统表贴产品只能从底部进行散热的方式，顶部散热器件分离了电气路径和热流路径，尤其适合在高功率密度的应用，如AI服务器电源和车载充电器等应用。易于安装，支持多器件并联自动化生产

4、CoolSiC™ G2 MOSFET设计要点

推荐驱动电压范围：CoolSiC™ G2推荐开通电压V_gs=18V。20V的驱动电压虽然能进一步降低导通损耗，但是失效率也会急剧上升。18V是平衡损耗与可靠性的最优选择。关断电压建议采用-5V静态负偏压，这是因为负电压可明显降低器件的关断损耗E_off，而且可有效抑制米勒电容耦合引发的寄生导通（PTO），尤其适配高频硬开关拓扑。零伏关断虽可简化设计，但需确认系统抗干扰能力，避免噪声导致误开通。

采用尽可能低的驱动电阻：G2具有极低的开关损耗，为发挥这一特性，保证震荡及电压应力不超标的条件下，尽可能使用最低的驱动电阻。

采用尽可能小的死区时间：因为宽禁带材料的原因，SiC MOSFET体二极管正向导通压降较大，约为4V。因此，我们应尽可能采用同步整流，即在续流时仍打开MOS的栅极，使得续流时的电流走MOS沟道，而MOS沟道压降远小于体二极管压降，这样会大大降低续流时的导通损耗。由于使用了同步整流，电流仅在死区时流过体二极管。二极管是双极型器件，二极管开通后，双极性等离子体需要一定时间才能建立(几百ns或更长)，CoolSiC™ G2体二极管的动态性能强烈依赖于死区时间，较短的死区时间可减少二极管存储电荷，从而减少E_on和E_rec ,并且减轻surge电流和震荡。为了获得SiC MOSFET最佳开关性能，建议的死区时间小于300ns。以IMBG120R012M2H为例，在300ns时，MOSFET的开通损耗E_on和二极管的关断损耗E_rec分别降低到700ns或更长时间损耗的90%和70%。

英飞凌CoolSiC™ MOSFET G2延续了其独有的非对称沟槽栅结构设计，通过进一步缩小元胞尺寸，实现了单位面积电阻的显著降低，核心优值指标全面达到业界领先水平。在极致性能的研发路径上，英飞凌始终将可靠性与鲁棒性置于同等重要的位置。新一代G2系列不仅覆盖了更丰富的电压与电流等级，更提供多样化的封装形式，大幅拓宽了SiC MOSFET的应用边界，助力系统实现系统效率与功率密度的双重提升。

两家公司表示，该架构将 GPU、SambaNova RDU 与英特尔至强 6 处理器相结合，实现了性能、能效与兼容性的平衡。对于从事人工智能基础设施工作的工程师与系统架构师而言，这一公告凸显出未来推理系统有望摆脱仅依赖 GPU 的模式。

面向智能体 AI 的异构计算方案

全新架构针对新兴的 “智能体 AI” 工作负载设计，这类系统能够自主进行推理、规划并执行复杂操作。这些工作负载在推理的不同阶段，对计算资源有着不同的需求。

根据该架构方案：GPU 用于模型处理大尺寸提示词的预填充阶段；SambaNova 的可重构数据流单元（RDU）负责高吞吐量解码运算；至强 6 处理器则作为主控与执行 CPU，统筹任务并运行应用逻辑。

这种分工体现了行业内日益明显的趋势：将 AI 推理的不同阶段与最合适的硬件加速器匹配，而非单纯依赖 GPU。两家公司称，该设计还能兼容支撑绝大多数数据中心环境的 x86 软件栈。

依托 x86 生态系统

保持与现有基础设施的兼容性是此次合作的核心。数据中心与企业级 AI 部署通常高度依赖基于 x86 的软件与管理框架，因此集成能力成为新架构的重要考量。

英特尔公司数据中心事业部执行副总裁兼总经理 Kevork Kechichian 表示：“数据中心软件生态建立在 x86 架构之上，并运行于至强处理器 —— 这为开发者、企业与云服务商提供了成熟可靠的规模化应用基础。未来的工作负载需要多样化的混合计算能力，此次与 SambaNova 的合作推出了一款高性价比、高性能的推理架构，能够满足客户规模化需求，而这一切均由至强 6 驱动。”

这款联合研发的平台预计将于 2026 年下半年面向企业、云服务商与自主可控 AI 项目开放使用。

公告揭示了汽车集中式计算发展背后实用的软件支撑方案，也反映出供应商正致力于让高级驾驶辅助系统、座舱人工智能等混合负载在共享汽车平台上更易管理。

集中式计算需要安全层

随着车企迈向人工智能驱动的集中式电子电气架构，挑战不再仅仅是增加算力。当座舱、高级驾驶辅助系统与人工智能负载愈发紧密集成时，如何保障时间关键功能的可预测性成为核心问题。

ThunderX 表示，其在以高通 SA8775P 与 SA8650P 芯片为核心的 AIBOX 平台系列的特定安全关键模块中使用 SAFERTOS。该公司将 AIBOX 定位为面向人工智能感知、驾驶员监测、生成式人工智能助手及跨域编排等功能的集中式计算方案。

这一点至关重要，因为将这些功能整合至更少的控制器可简化系统设计，但也对任务调度、资源隔离与安全合规提出更高要求。在此背景下，预认证的实时操作系统有助于降低整车制造商与一级供应商在多车型平台开发中的软件集成工作量。

ThunderX 首席执行官徐东超表示：“汽车整车制造商不仅在实现计算集中化，更在将人工智能深度融入汽车架构。通过 SAFERTOS，我们为平台架构中的安全关键组件强化确定性实时性与功能安全基础，助力整车制造商规模化部署人工智能驱动的座舱 - 高级驾驶辅助系统融合方案，降低集成复杂度并加快量产进程。”

从旗舰控制器拓展至更多车型平台

ThunderX 重点介绍了旗下两款控制器产品。基于高通 SA8775P 的 RazorDCX Tarkine 被定义为单 SoC 座舱 - 驾驶融合控制器，集成人机交互、联网、座舱视觉与高级驾驶辅助系统支持功能。在该平台中，SAFERTOS 运行于安全子系统的 Cortex‑R52 内核，实现实时高级驾驶辅助系统控制。

该公司还表示，基于 SA8650P 的 RazorDCX Pantanal 将同款架构方案拓展至各级别车型，覆盖入门级至高端平台。在全产品线采用统一安全软件基础，可让整车制造商实现更统一的开发模式，同时兼顾成本与性能的梯度拓展。

绝缘栅双极型晶体管（IGBT）模块是现代电力电子领域的核心器件，在大功率应用中具备高效开关特性与稳定可靠的性能。随着对节能高效方案的需求不断提升，为电力系统设计选择合适的 IGBT 模块对工程师而言至关重要。本文将对 IGBT 模块的性能指标与关键特性展开分析，以辅助做出最优设计选型决策。

技术概述

IGBT 结合了 MOSFET 的高速开关特性与双极型晶体管的大电流、低饱和压降优势，使其非常适用于逆变器、电机驱动器及电源等应用场景。理解 IGBT 的工作核心原理，包括其开关特性与热管理设计，对在各类应用中优化性能与可靠性至关重要。

详细规格参数

表 1：电气参数

表 2：热性能与机械参数

表 3：应用对比

设计注意事项

在使用 IGBT 模块进行设计时，工程师需综合考虑多项因素以确保最优性能。其中包括采用散热器、冷却系统等热管理方案，防止器件过热并维持工作效率。此外，选择合适的栅极驱动电路对实现目标开关速度、降低损耗至关重要。合理的布局与绝缘设计可减少电磁干扰（EMI），保障高频应用下的系统可靠性。

分步设计指南

基于 IGBT 模块设计电力系统需遵循以下关键步骤：

1. 明确需求：确定应用的电压、电流与功率要求，据此选择合适的 IGBT 模块。

2. 模块选型：通过数据手册与参数检索工具筛选符合规格的模块，例如 IGBT1200A 具备 1200V、200A 额定值，适用于大功率场景。

3. 栅极驱动设计：设计栅极驱动电路，提供合适的电压与电流以实现 IGBT 高效开关。

4. 热管理实施：设计包含散热器或液冷系统在内的散热方案，管控 IGBT 工作发热。

5. 原型与测试：搭建系统原型并进行全面测试，验证性能与可靠性。

6. 迭代优化：分析测试结果，针对性改进开关损耗、热性能等指标。

7. 设计定型：整合优化方案，完成量产设计，确保符合行业标准与规范要求。

常见问题与解决方案

IGBT 模块在设计与运行中可能出现多种典型问题，对应解决方案如下：

• 过热：采用散热器、风扇等充足散热方案，实现高效散热。

• 电磁干扰与噪声：通过合理接地与屏蔽设计，降低电磁干扰。

• 栅极驱动异常：确保驱动电路输出合适电压，避免欠驱动或过驱动。

• 寄生电感：缩短引线长度、优化 PCB 布局，减小电感及相关电压尖峰。

• 可靠性问题：进行充分测试，并对器件降额使用，提升恶劣环境下的可靠性。

应用场景与典型案例

IGBT 模块凭借高效性与稳定性，广泛应用于各类大功率领域。太阳能、风能等可再生能源逆变器依靠 IGBT 实现高效电能转换；电动汽车在电机驱动中使用 IGBT 模块，实现精准控制与节能运行；工业电机驱动等场景则借助其大电流承载能力，获得稳定高效的工作表现。

对于从事汽车、机器人、工业自动化和医疗电子领域的读者而言，这一主题尤为重要。随着嵌入式视觉系统变得更加分布式、数据量更大，如何在更长的线缆上可靠传输无压缩视频，正成为系统架构中日益突出的挑战。

GMSL 在嵌入式视觉中的重要性

据 Vadzo Imaging 介绍，许多工程师选择相机接口时仍主要以带宽为依据，却常常忽略其他约束条件，例如线缆长度、电磁干扰（EMI）和时延要求。传统接口各有局限：MIPI CSI‑2 适合紧凑设计，USB 通常在一米以内距离表现最佳。

GMSL 专为相机需距离处理单元数米远的应用场景设计。这类场景在车辆、机器人系统、工厂设备和医疗设备中十分常见。在这些环境中，通过长距离线缆可靠传输无压缩视频数据已成为系统设计的关键因素。

该指南重点讲解了支撑 GMSL 相机系统的 SerDes（串行器 / 解串器）架构。在相机端，串行器将图像传感器输出的并行像素数据转换为高速串行流，减少所需线缆数量，并让信号能更远距离传输而不衰减。在处理器端，解串器重建数据流，并在传输过程中进行纠错。

由此实现的时延可以极低。在 GMSL1 系统中，典型端到端时延低于 1 微秒，使该技术适用于高级驾驶辅助系统（ADAS）、高速工业检测等应用。

线缆设计与信号完整性

指南另一部分介绍了线缆与连接器的实际设计要点。Vadzo 强调，必须根据工作环境选择合适的线缆类型。

同轴电缆具备优异的 EMI 防护能力，在相机靠近电机、点火系统和高压电源线的车载系统中被广泛使用。屏蔽双绞线（STP）则更轻便、更柔韧，适合电磁干扰中等的环境，如医疗设备壳体内部。

连接器端接也是关键因素。车载应用通常使用 FAKRA 或 HSD 连接器，端接不当会在高速数据率下引发信号反射。即便选用了正确的线缆，劣质的连接器端接仍会在量产系统中导致图像质量下降。

从 GMSL 到 GMSL3 的技术演进

指南还对比了该技术的三代产品。GMSL1 支持最高 3.125 Gbps 速率，足以传输 1080p60 无压缩视频。GMSL2 将带宽提升至 6 Gbps，并增强了纠错能力，支持在最长 15 米的线缆上实现双向数据传输。

最新一代 GMSL3 将前向通道带宽提升至 12 Gbps，可在单根线缆上聚合多路 4K 视频流。这一能力在自动驾驶感知系统和复杂工业机器视觉设备中愈发重要，简化线束复杂度可同时提升可靠性并降低成本。

Vadzo Imaging 表示，该指南还列举了在车载 ADAS、机器人、工业自动化、医疗成像、农业机械以及多相机广播系统中的部署案例。公司自身的 GMSL 相机产品系列同时支持 GMSL2 和 GMSL3 接口，并具备同轴供电、双向控制以及专为高 EMI 环境设计的配置等特性。

在节奏飞快的电子行业中，为项目选择合适的单片机往往决定着设计的成败。GD32E230F6V6 是一款通用性极强的微控制器，凭借出色的性能与极具竞争力的价格获得了广泛认可。对于希望优化设计方案的工程师而言，充分了解这款单片机的规格参数、应用场景与采购渠道至关重要。随着半导体行业持续发展，预计到 2026 年全球市场营收将达到 5952 亿美元，工程师必须紧跟最新元器件与技术动态，才能保持核心竞争力。

技术概述

GD32E230F6V6 属于兆易创新 GD32E2 系列，搭载高性能 ARM Cortex‑M23 内核。它在功耗效率与处理能力之间实现了优秀平衡，适用于消费电子、工业自动化等众多领域。该单片机主频高达 72 MHz，并集成了丰富的片上外设，为复杂设计提供了足够的灵活性与功能支持。其关键特性包括齐全的通信接口、高级定时器以及可靠的安全功能，这些都是现代应用不可或缺的核心能力。掌握这些核心特性，是在项目中充分发挥 GD32E230F6V6 全部潜力的关键。

详细规格参数

电气与功能参数

封装与热性能参数

应用场景与选型要点

GD32E230F6V6 的电气参数体现了其强劲性能与设计灵活性。72 MHz 的 Cortex‑M23 内核可为各类应用提供充足算力。集成的 12 位 ADC 与多种通信接口，使其适用于需要高精度数据采集与联网功能的复杂系统。其热性能与机械参数保证了芯片在宽温范围内稳定运行，可满足工业与车载场景要求。应用对比表清晰展示了该芯片在多领域的适配性，突出了其高度通用与灵活扩展的特点。

设计注意事项

在基于 GD32E230F6V6 进行设计时，需综合考虑多项因素以充分发挥芯片性能。首先，电源管理至关重要，尤其在电池供电场景中。合理使用休眠模式与高效供电设计可显著延长续航时间。其次，通信接口的选择需匹配应用需求，芯片支持 I2C、SPI、USART 等多种接口，可灵活连接各类外设与网络。此外，在高频设计中必须重视信号完整性与噪声抑制，通过合理接地与屏蔽措施可有效规避相关问题。

另一个关键要点是安全性。GD32E230F6V6 内置硬件安全机制，可用于保护敏感数据与固件代码。通过实现安全启动与加密通信协议，可全面提升系统安全等级。同时，开发者需关注热管理需求。尽管芯片支持宽温工作，但在高功耗应用中仍需采用散热片、导热垫等方式加强散热，避免过热。

最后，开发环境与工具链的选择会直接影响设计效率。GD32E230F6V6 支持多种主流开发工具，包括集成开发环境（IDE）与调试工具。选用合适的工具套件可简化开发流程、缩短产品上市周期。综合考虑以上因素，可确保 GD32E230F6V6 在设计中高效集成，充分释放其性能潜力。

分步设计指南

基于 GD32E230F6V6 开展项目设计可遵循以下关键步骤：

1. 明确应用需求：梳理项目对算力、存储容量、外设接口等方面的具体要求。

2. 选择供电方案：选用符合芯片电压范围（2.6–3.6 V）且能为整机提供足够电流的电源。

3. PCB 布局设计：使用 PCB 设计软件完成单片机及外围电路布局，保证合理布线与接地设计。

4. 单片机程序开发：通过合适的 IDE 编写、编译固件，使用调试工具测试并优化代码。

5. 通信接口集成：根据需求配置 I2C、SPI、USART 等接口，完成与系统其他模块的连接。

6. 实施安全措施：配置硬件安全功能，搭建软件安全协议体系，提升系统防护能力。

7. 测试与验证：进行全面测试，验证系统性能、可靠性是否满足设计指标。

8. 量产准备：完成设计定型，落实元器件采购渠道，优化生产制造流程。

常见问题与解决方案

在使用单片机过程中常会遇到各类问题，以下是 GD32E230F6V6 相关典型问题及解决方法：

• 电源不稳定：确保供电稳定且在额定电压范围内，使用去耦电容滤除电源噪声。

• 通信异常报错：检查接口配置与终端匹配是否正确，按需增加上拉或下拉电阻。

• 芯片过热：在高功耗应用中增加散热片等散热方案，提升散热效率。

• 固件程序漏洞：使用调试工具定位并修复问题，通过代码审查与反复测试减少 BUG。

• 安全漏洞风险：定期更新固件，部署安全协议，防范未授权访问与漏洞攻击。

应用场景与典型案例

GD32E230F6V6 通用性强，适用场景广泛。在消费电子领域，可用于智能家居设备、可穿戴产品与便携式数码产品，实现高效运算与低功耗运行。在工业领域，其高稳定性与高性能使其适用于自动化系统，可完成复杂控制与数据处理任务。丰富的联网能力也使其成为物联网设备的理想选择，可轻松对接传感器与网络系统。此外，在汽车电子与医疗设备等对精度和稳定性要求严苛的领域，其高可靠性与高精度同样具有显著优势。

碳化硅MOSFET

为顺应可再生能源领域中1500V直流母线应用日益增长的趋势，英飞凌推出XHP™ 2系列2300V CoolSiC™ MOSFET产品扩充。该系列产品电流规格丰富，最高可达2000A，并提供4kV或6kV的隔离电压等级，非常适用于高功率应用。结合可靠耐用的.XT扩散焊技术，该产品在使用寿命和可靠性方面均达到同类最佳水平，为高可靠性应用提供了坚实的保障。

每款模块均可提供预涂导热界面材料版本，以简化组装流程，并实现最佳热性能。

产品型号：

■FF1000UXTR23T2M1_B5

■FF1000UXTR23T2M1P

■FF1000UXTR23T2M1

■FF1300UXTR23T2M1P

■FF1300UXTR23T2M1

■FF2000UXTR23T2M1P

■FF2000UXTR23T2M1

产品特性

CoolSiC™ MOSFET，耐压2.3kV

集成体二极管

导通电阻低至0.95mΩ

低电感XHP™ 2封装

.XT扩散焊技术

对称的模块设计

高浪涌电流承受能力

短路耐受能力

极低的开关与导通损耗

最高持续工作结温175°C

4kV与6kV隔离电压

铜基板与铝碳化硅复合基板可选

应用价值

卓越能效

超高功率密度

更长使用寿命

业界顶尖的可靠性

竞争优势

2300V阻断电压，适用于更高的直流母线电压（标称1500V，最高可达1800V）

具备短路鲁棒性

具备浪涌电流鲁棒性

材料结构允许芯片最高持续工作结温达175°C

应用领域

可再生能源（风电、光伏）

电池储能系统

氢能

在飞速发展的电子工程领域，寻求高性价比方案对于技术创新与产品可持续性至关重要。CS8575S 是工程师在控制成本的同时追求高性能的优选方案。据美国半导体行业协会预测，到 2026 年全球半导体市场规模将激增至 5952 亿美元，因此对元器件进行战略性选型的需求愈发迫切。本指南将全面介绍 CS8575S，详解其工艺参数、设计注意事项及实际应用场景。

技术概述

CS8575S 是一款多功能集成电路（IC），以在各类应用中具备高可靠性与高效率著称。作为高性价比方案，它广泛应用于消费电子、工业自动化及物联网设备。CS8575S 的核心优势在于可在实现多功能集成的同时保持低功耗，这也是当前节能型应用的关键要求。该芯片可轻松融入现有系统，灵活性高，且能减少外围元器件使用，从而降低整体成本。

工程师青睐 CS8575S，还因其在多变环境下仍能保持稳定性能。芯片具备先进的热管理能力，可在严苛工况下保持最佳运行状态；同时在设计上着重优化降噪性能，适用于对信号完整性要求极高的敏感类应用。充分掌握 CS8575S 的技术特性，工程师便能在控制预算的前提下，利用其性能提升系统整体表现。

详细参数

上表列出了 CS8575S 的关键工艺参数，清晰体现其工作能力与设计约束。掌握这些参数对工程师合理使用芯片、确保工作在最优区间、提升性能与使用寿命至关重要。3.3V 工作电压与工业级温区使其适配广泛应用场景，同时高信噪比与可靠的 ESD 防护也保证了其在敏感电子环境中的稳定性。

设计注意事项

将 CS8575S 应用于电路设计时，需注意以下要点以实现最高效率与可靠性：

首先，工程师应优化电源设计以保证稳定工作电压，电压波动会显著影响芯片性能。在芯片附近放置去耦电容可抑制电压尖峰，确保供电稳定。

热管理是另一关键要点。CS8575S 功耗为 250mW，必须进行合理散热设计。通过增加散热片或导热过孔可维持温度稳定，避免过热降频或器件失效。

信号完整性不容忽视，尤其在高频应用中。合理规划信号线布线并采用接地层可降低电磁干扰（EMI），保持信号质量。该芯片输入阻抗为 50kΩ，需与信号源阻抗匹配以避免信号反射。

最后需考虑芯片封装与安装。SOIC-8 贴片封装适用于表面贴装工艺，简化装配并节省板面积，但需采用规范焊接工艺，避免热应力并保证连接可靠。

分步实施指南

将 CS8575S 集成至项目中可按以下步骤实施，以确保最佳性能：

1. 器件选型：查阅 DigiKey 等渠道提供的数据手册，确认 CS8575S 满足项目电压、电流、温度等规格要求。

2. 电源设计：设计可稳定输出 3.3V、纹波极小的供电电路，采用低 ESR 电容进行去耦以保证电压稳定。

3. PCB 布局：尽量缩短 CS8575S 相关走线长度，使用接地层降低 EMI、提升信号完整性。

4. 热设计：评估 PCB 是否需要增加散热片或导热过孔，以有效管理 250mW 功耗。

5. 焊接装配：规范焊接 CS8575S，确保连接可靠、无连锡虚焊。

6. 初始测试：上电检查芯片引脚电压，确认工作在规定参数范围内。

7. 性能评估：在不同负载条件下全面测试，使用示波器核查信号完整性与噪声水平。

8. 最终集成：测试通过后将 PCB 集成至整机，确保所有连接牢固可靠。

常见问题与解决方案

熟悉 CS8575S 的常见问题及解决方案对维持系统可靠性至关重要。过热问题通常可通过优化散热解决，信号失真则多依赖重新布线，电压波动一般通过加强去耦改善。提前应对这些问题，可保障系统长期稳定运行。

应用场景

凭借高通用性与性价比，CS8575S 可应用于多个行业。在消费电子领域，它常用于智能家居设备，低功耗与稳定性能优势显著；在工业自动化系统中，其高可靠性与恶劣环境适应能力带来突出价值。

在物联网领域，CS8575S 是需要高效电源管理与高信号完整性设备的核心器件。小巧体积与贴片封装使其适用于紧凑型设计。借助 CS8575S，工程师可打造满足现代技术需求的创新方案。

随着全球半导体行业持续强劲增长，预计 2026 年市场规模将达到 5952 亿美元，对更高效、更高性能运算放大器（运放）的需求也在不断上升。工程师在设计电路时，不仅需要满足技术指标，还要兼顾预算限制与器件供货情况。选择合适的运放，将显著影响电子设备的功能与可靠性。本文通过对比器件特性、分析性能参数，并综合考量成本与供货情况，为运放选型提供全面指导。

技术概述

运算放大器（简称运放）是模拟电子电路中的核心器件，是各类信号处理应用的基础模块。其通用性使其可用于信号放大、滤波，以及加法、减法等数学运算。运放的核心功能是放大输入端之间的电压差，实现较大的输出电压摆幅。增益带宽积、输入失调电压、压摆率等关键参数决定了其性能表现。随着半导体技术的进步，运放已向更低功耗、更高速度、更高精度方向发展，可广泛应用于消费电子、工业自动化等诸多领域。

详细参数

表 1：特性对比表

表 2：性能指标

表 3：成本与供货情况

设计考量

工程师在选择运算放大器时，必须综合考虑影响电路设计与性能的多种因素，核心要点包括：

• 电源电压范围：决定运放可承受的最高与最低电压，选择适配的电压范围可确保与设计电源兼容。

• 输入失调电压：对高精度应用至关重要，可减小输出信号误差，在仪器仪表与传感器应用中尤为关键。

• 增益带宽积：反映运放可实现有效放大的频率范围，射频通信、音频处理等高频场景需要更高的增益带宽积。

• 压摆率：决定运放对输入信号变化的响应速度，快速信号跳变类应用需要更高压摆率。

• 功耗：电池供电设备对低功耗要求极高，通常选用静态电流更小的运放以延长续航。

• 噪声性能：在音频、精密测量等对信号完整性要求严苛的场景中，低噪声密度必不可少。

除上述技术参数外，工程师还需考虑运放的成本与供货情况。预算限制与供应链可靠性，将显著影响特定运放在设计中应用的可行性。

分步选型指南

1. 明确应用需求：首先清晰定义应用要求，包括工作电压、频率范围，以及精度、噪声容限等特定性能指标。

2. 确定关键参数：根据应用需求，锁定影响运放性能的核心参数，如增益带宽、输入失调电压、功耗等。

3. 开展特性对比：利用特性对比表，基于关键参数评估不同运放，重点关注性能与成本之间的权衡。

4. 分析性能指标：查阅性能指标表，评估各运放在典型工况下的表现，综合噪声密度、电源抑制比、总谐波失真等指标，确保满足应用性能要求。

5. 评估成本与供货：通过成本与供货表对比各型号，确保所选运放符合项目预算，并可从可靠供应商稳定采购。

6. 原型验证与测试：选定运放后搭建电路原型，在实际工况下测试性能，验证其是否满足全部应用需求并正常工作。

7. 优化与改进：根据测试结果对电路设计进行必要调整，包括修改器件参数，或在初次选型不达标时更换运放。

8. 设计定型：完成测试与优化后固化设计并进入量产，完整记录运放性能指标，并规避潜在供应链风险。

常见问题与解决方案

即使经过周密规划与选型，工程师在使用运放时仍可能遇到一些典型问题，以下为常见故障及对应解决方法：

• 噪声过大：高噪声会劣化信号完整性，可选用低噪声密度运放，并在电路中做好接地与屏蔽设计。

• 自激振荡：相位裕度不足易导致运放振荡，可增加补偿电容，或选用相位裕度更高的运放。

• 温漂：温度变化会影响运放性能，应选择低热漂规格的器件，并在设计中做好散热管理。

• 电源抑制能力差：电源抑制比不足会使电源噪声串入输出，可选用高电源抑制比运放，并采用电源去耦措施。

• 输出削顶失真：输出电压超出电源轨范围时会出现削顶，需确保运放输出电压摆幅满足应用需求。

• 输入偏置电流问题：高输入偏置电流会影响高阻抗电路，此类场景应选用低输入偏置电流运放。

应用场景与典型案例

运算放大器在各行业拥有广泛应用，典型场景包括：

• 音频放大：OPA2134 等运放因低噪声、高性能特性，广泛用于高保真音频设备。

• 传感器信号调理：LT1013 等精密运放适合工业、医疗领域的传感器信号调理。

• 电源管理：运放在电源管理电路中作用关键，为线性稳压器、DC-DC 转换器提供反馈控制。

• 仪器仪表：在测试测量系统中用于放大微弱信号，提升测量精度。

• 边缘 AI 不仅适用于高端应用。TI 微控制器 (MCU) 集成了 TinyEngine 神经处理单元 (NPU)，可在更多电子产品中实现边缘 AI，从资源受限的器件（包括便携式、电池供电产品）到复杂的工业应用均可适用。

• 通过访问 TI 免费提供的 CCStudio™ Edge AI Studio（包含 60 多个代码示例），嵌入式系统设计人员可以更快地启动 AI 相关设计，简化开发流程。

什么是 TinyEngine NPU？

TinyEngine NPU 是一款专有硬件加速器，集成于 TI C2000™ 及基于 Arm® Cortex 的 MCU® 中（图 1），专为帮助嵌入式系统设计人员在大规模部署边缘 AI 模型时降低延迟、提升能效而设计。

图 1 集成 TinyEngine NPU 的 TI 边缘 AI MCU 简化框图

TinyEngine NPU 与主 CPU 并行执行机器学习算法，从而能够在资源受限的器件上实时处理神经网络模型。此 NPU 对深度学习推理运算进行优化，降低边缘端处理的延迟与功耗，消除云端推理的往返延迟，提升系统响应速度。

该 NPU 助力将边缘 AI 能力拓展至此前无法承载有效 AI 工作负载的器件中。包括电池供电电子设备、具备实时分析能力的医疗可穿戴设备、个人电子及工业设备。

TinyEngine NPU 的主要优势

TinyEngine NPU 提供以下优势，突破了传统上阻碍嵌入式 AI 广泛应用的关键设计限制：

相比基于软件的 AI 方案，每次推理能耗仅为其 1/120，延迟仅为其 1/90

• 提供 2.56 GOPS 计算性能，支持深度学习模型实时边缘 AI 推理

• 支持 8 位、4 位和 2 位以及混合精度配置，可完成量化和就地计算，以解决存储器占用空间限制

• 支持多种神经网络层类型，如卷积层（常规、深度、逐点、转置）、全连接层和池化层（平均池化和最大池化），并支持批量归一化

• 通过简化工具链降低开发复杂性，将开发时间从数周缩短至数小时

哪些 TI MCU 采用TinyEngine NPU？

TMS320F28P550SJ

TMS320F28P55x 系列 C2000 MCU 中的 NPU 可从主 CPU 中分担 AI 推理任务。

对于电机驱动应用，该 NPU 支持电机轴承故障检测，以支持预测性维护，帮助设计人员及早发现机械性能下降，从而减少计划外停机时间与维修成本。

对于太阳能和储能应用，NPU 支持电弧故障检测，用于识别危险的电气故障，从而提高系统安全性并减少误报。

在这两种情况下，NPU 在本地运行卷积神经网络，其延迟比实施纯软件方案低 5 到 10 倍。

AM13E230x

这类 Arm Cortex-M33 内核的 MCU 通过集成 NPU 和先进的实时控制架构，可在电器、机器人和工业系统中实现自适应控制和预测性维护。

这种高集成度使设计人员无需外部元件，即可同时实现复杂的电机控制和 AI 功能，并为多达四个电机维持精确的实时控制环路。NPU 可运行自适应控制算法，用于负载检测和能量优化。

点击下方文章阅读了解产品详情

TI AM13E230x MCU 赋能边缘 AI 电机控制，破解人形机器人执行器和智能家电关键难题

MSPM0G5187

这类 80MHz Arm Cortex-M0+ 内核的 MCU 属于 TI MSPM0 MCU 系列，利用 NPU 在具有成本效益的低功耗电子产品中实现边缘 AI 功能。

专用硬件 NPU 可独立于主 CPU 执行深度神经网络模型，延迟时间比实施软件方案低 90 倍，在待机模式下消耗低于 2µA。

点击下方文章阅读了解产品详情

边缘 AI 加速的 Arm® Cortex®‑M0+ MCU 如何为电子产品注入更强智能

TI 支持边缘 AI 功能的 MCU 快速入门

设计人员可以使用 TI 免费且免专利费的 CCStudio Edge AI Studio 更快开展边缘 AI 设计，该工具支持 TI 全系列 MCU 无缝开发，包括通用型、实时控制、无线连接及雷达类 MCU。借助 CCStudio Edge AI Studio，开发人员可通过集成的工作流完成全流程开发，涵盖数据采集与标注、特征提取、神经网络模型选型与调优、模型编译及目标硬件部署。

该平台提供 60 余个代码示例、专用应用参考设计（电弧故障检测、电机故障预测），支持 PyTorch 等行业标准框架，同时提供无代码设计方案。经过训练的模型自动转换为经过优化的软件库，无需手动编码。

TI 的量化工具和神经网络编译器还可为使用专有 AI 框架的开发人员实现快速模型移植，显著缩短开发周期。这些工具还支持多种神经网络层，兼容 ONNX 等行业标准训练模型格式。

美国六大政府机构发出警告：受伊朗政府指使的黑客正在破坏美国多处关键基础设施的运营，此举大概率是对美伊持续冲突的报复。

美国联邦调查局（FBI）、网络安全与基础设施安全局（CISA）、国家安全局（NSA）、环境保护署（EPA）、能源部（DOE）及美国网络司令部于周二联合发布紧急警示，称某高级持续性威胁（APT）组织正将可编程逻辑控制器（PLC） 作为攻击目标。这类设备大小与烤面包机相近，广泛部署在工厂、污水处理厂、炼油厂等各类工业场景，多位于偏远区域，是自动化计算机与物理机械设备之间的核心交互接口。

运营中断与经济损失

公告明确：自 2026 年 3 月起，相关机构通过与受害机构协作确认，一支伊朗关联 APT 组织已成功破坏多款 PLC 的正常运行。这些 PLC 覆盖美国多个关键基础设施领域，包括政府服务与设施、污水处理系统、能源行业，应用于各类工业自动化流程。部分受害机构已出现运营中断、经济损失。

遭入侵或被锁定的 PLC 主要来自罗克韦尔自动化 / 艾伦 - 布拉德利（Rockwell Automation/Allen‑Bradley）。安全厂商 Censys 周三表示，其全网扫描发现5219 台该品牌设备直接暴露在公网，其中75% 位于美国境内，且多部署在设备所在的偏远站点。黑客用于攻击的核心设施是一台运行罗克韦尔工具链的多网卡 Windows 工程工作站。

该公司指出：本轮攻击直接通过厂商正版软件（罗克韦尔 Studio 5000 Logix Designer）访问公网暴露的 PLC，攻击者无需利用零日漏洞，即可操作工程文件、篡改人机界面 / 监控系统（HMI/SCADA）显示数据；已确认受攻击设备系列包括 CompactLogix、Micro850。

该工作站通过非标准 TCP 端口 43589的远程桌面协议（RDP）连接 PLC，使用通用名为 DESKTOP‑BOE5MUC 的自签名证书，主机还开放了完整 Windows 协议栈（DCERPC/135、MSMQ、NetBIOS）。

周二的公告还显示，黑客同时在探测 Modbus、S7 等其他工业协议，意味着其他厂商的 PLC 也在攻击范围内。

受伊朗伊斯兰革命卫队指使的黑客此前就曾袭击美国工业场所。2023 年，名为 “CyberAg3ngers” 的组织曾瘫痪美国境内 PLC 与人机界面，导致多个关键基础设施领域至少 75 台设备被入侵。

3 月中旬，美以对伊朗发动空袭次日，跨国医疗器械厂商史赛克（Stryker）证实遭网络攻击，核心基础设施瘫痪数日。研究人员确认，此次攻击由亲伊朗黑客组织汉达拉（Handala） 实施，该组织已在社交平台认领此事。汉达拉还于上月入侵了 FBI 局长卡什・帕特尔的私人邮箱。安全厂商 Flashpoint 在邮件中透露，亲伊朗代理组织还成功对网飞、Pinterest 等主流平台及澳大利亚政府门户网站发动 DDoS 攻击。

周二与周三发布的公告均披露了攻击者基础设施的 IP 地址等标识信息，并提供了 PLC 加固防护指南。随着美伊冲突持续，此类网络攻击大概率会进一步升级。

电压或电流测量卡功能

图 1. 电压或电流 (V/I) 测量卡方框图

电压或电流 (V/I) 测量卡通常是测试仪上最精确的卡，用于评估被测器件 (DUT) 引脚的精确直流特性。

该卡上的所有或部分元件可以集成到单个芯片中，也可以分立实现。集成芯片称为参数测量单元 (PMU) 芯片，如TSMU818A030，它是一款 8 通道、18 位、30V、100mA 输出、高电容驱动的 PMU。一块 V/I 卡可以有多条通道来测试 DUT 上的引脚，而一台测试仪可以有多块 V/I 卡。V/I 卡能够强制向 DUT 施加稳定的电压或电流源，选择合适的放大器对于验证精度可靠性至关重要。该卡上的 ADC 以电流或电压测量的形式传感来自 DUT 的电气响应，以评估 DUT 并确定其特性。

PMU 通常有四个运算象限，如下所示：

图 2. PMU 四个运算象限

PMU 支持以下模式：强制电压 (FV)、强制电流 (FI)、测量电压 (MV) 和测量电流 (MI)。强制电压和电流电平由精密 DAC 和量程设定电阻器设置，通常使用数字接口进行设置。DAC 与量程设定电阻器的组合使 V/I 卡能够在强制施加电压与电流时实现精确控制。

精密 ADC 将 PMU 的模拟测量输出数字化，以确保 DUT 符合预期的器件直流规格。为了正确测量 PMU 的传感输出，ADC 必须具有足够的输入范围和性能，例如与 PMU 相比具有相同或更好的分辨率或 INL。ADS9813 是一款18 位、8 通道、2MSPS/CH、同步采样 ADC，总未调整误差 (TUE) 为 0.001%，非常适合此应用。

电压或电流测量卡架构

模拟控制环路可确保使用精密 DAC 和强制放大器的强制电压或电流稳定且精确。强制施加电流时，使用可编程电压钳位以防止电压瞬变；强制施加电压时，则使用可编程电流钳位以防止电流瞬变。强制电压或电流通过可变量程设定的分流电阻器进行测量。然后，仪表放大器 (INA) 会放大分流电阻器上的压降，此传感输出用于完成模拟控制环路。

如需进一步监测，精密 ADC 还可测量电压或电流传感输出。电压或电流传感测量值可以多路复用到同一个 ADC输入通道，也可以将测量值路由到单独的 ADC 输入通道。如果使用多路复用器，则 ADC 需要足够的带宽，才能在多路复用器输出切换时准确捕获 PMU 传感信号的变化。

ADS9813 是 ADC 的理想选择，其宽带宽输入高达400kHz。ADS9813 的高通道密度支持更多 PMU 单元并行运行，从而减少测试时间和成本。ADS9813 能够同时对输入信号进行采样，这在测量对顺序采样引起的输入通道间相位延迟敏感时非常有用。ADS9813 器件的完整集成模拟前端具有过压输入钳位、1MΩ 输入阻抗、独立的可编程增益放大器 (PGA)、可编程低通滤波器 (LPF) 和ADC 输入驱动器。该 ADC 还具有低漂移精密基准，以及用作外部基准的集成式输入缓冲器。这些特性减小了 V/I卡等半导体测试仪卡上的信号链尺寸，而缺少额外的外部元件降低了 PMU 输出和 ADC 输入之间的误差贡献。

为提高精度，该卡的 PMU 和 ADC 部分需要共享一个通用基准电压。共享基准电压意味着 PMU 基准路径中的噪声会反映在 ADC 基准路径中，从而抵消噪声。该卡上各种元件（如 DAC 和 ADC）的输入、输出和 IO 电平通常使用 FPGA 或 ASIC 进行配置和评估。因此，这些元件的接口必须与 FPGA 或 ASIC 兼容。

器件电源卡功能

图 3. 器件电源 (DPS) 卡方框图

器件电源 (DPS) 卡与 V/I 卡类似，但 DPS 卡能够为负载电容较大（例如 10µF 或更高）的 DUT 驱动更高的电流。DPS 卡是一种专用电源，可为 DUT 电源引脚提供必要的电压。

DPS 卡有两条连接到 DUT 的线路：一条强制线路，用于供电；一条传感线路，用于监测供电。DPS 卡可以在两种不同的模式下运行：强制电压 (FV) 和强制电流 (FI)。在 FI 中，DPS 充当 DUT 的电流源，馈送电流直至达到所需的电压电平。通常，具有内置的可编程安全限值，能够在电压超过设定值时钳制电压。这样可在达不到所需电压水平时防止损坏 DUT。在 FV 中，DPS 用作 DUT 的电压源。与 FI 类似，DPS 卡通常内置可编程的安全限值，确保电流不超过特定的限值并可能损坏DUT。

器件电源卡架构

目前使用的大多数 DPS 卡都使用模拟控制环路来控制电压和电流。但是，由于模拟控制环路需要针对各种复杂负载进行补偿，因此模拟控制环路通常存在较长趋稳时间或信号振铃的问题。数字控制环路可用于缓解这些问题。 

DPS 卡中的典型模拟控制环路包括以下元件，如器件电源 (DPS) 卡方框图中所示：精密 DAC 可驱动控制环路，强制实施电流和电压的直流电平。DAC 需要具有低噪声、低漂移和快速趋稳时间，以便保持精确、快速的环路响应时间。德州仪器 (TI) 的 DAC11001B 通常用于此应用。环路内有一个开关，可以从 FV 更改为 FI。系统中存在一个放大器，用于强制实施电流和电压，然后通过 ADC 读取。系统中存在的 ADC 不在环路中，仅用于对传感路径进行精密测量。ADC 测量环路外部的电压和电流，以向处理器报告状态。ADC 需要具有高分辨率、高直流精度和低漂移的特性，如 ADS8598H（18 位、8 通道、500kSPS/CH、同步采样 ADC，典型 INL 为 ±2.0 LSB）和下一代 ADS9813。

引脚电子卡功能

图 4. 引脚电子 (PE) 卡方框图

引脚电子 (PE) 卡可对 DUT 的引脚执行各种基本功能测试。在所有三种卡中，PE 卡通常是测试仪中数量最多的卡。PE 卡执行开路和短路测试，以确认 DUT 引脚上的电压和电流钳位正常工作。例如，还需要测试电源引脚上的 ESD 二极管。PE 卡还会执行交流参数测试和直流参数测试，不过这些直流测试的精度低于 V/I 卡执行的测试。交流参数测试包括测量 DUT 时序特性，例如设置或保持时间以及读取和写入时间。直流参数测试包括测量I/O 引脚 VOH、VOL、VIL、VIH 以及电源引脚电流和电压电平。所有这些测试可确保对电子器件进行全面评估和特性鉴定。

引脚电子卡架构

PE 卡包含许多元件，包括驱动器、比较器、负载、每引脚 PMU、DAC 和 ADC。每一个元件都会在不同的功能测试中发挥作用。驱动器向 DUT 提供精确的电压和电流信号，从而支持在各种条件下进行功能测试。比较器将DUT 的输出与基准进行比较，通过检测差异来评估性能。

比较器可为差分比较器或窗口比较器，而输出是逻辑值，可传送至 FPGA 或 ASIC 进行评估。负载（有源或无源）可通过向 DUT 施加受控负载来模拟真实世界的工作条件，从而有助于进行准确的性能评估。

无源负载通常有一个开关，支持选择到 DUT 的不同电阻端接。有源负载是一种可编程负载，可使用卡上的 DAC 设置灌电流和拉电流。PE 卡还包含与 PMU 类似的每引脚参数测量单元(PPMU)，但测量电压和电流等电气参数的精度和分辨率较低。DAC 通过数字输入生成精确的模拟电压，这些电压对于设置基准电平和控制 PE 卡内的其他元件至关重要。ADC 将来自 DUT 的模拟信号转换为数字数据以进行分析，从而实现对 DUT 模拟输出的精确监控和评估。

通常，PE 卡上有许多 PPMU，而这些 PPMU 对电压和电流测量的精度要求不像 V/I 卡上的 PMU 那么高，因为PE 卡仅执行基本测试。因此，可以使用具有足够带宽的单个多通道 ADC 对 PE 卡上的多个 PPMU 进行多路复用和监测，以在两次测量之间稳定下来，ADS9813 就是这样一款 ADC，其具有高达 400kHz 的宽带宽输入。

结语

随着半导体需求的持续增长，可靠而精确的测试设备变得越来越重要。V/I 卡、DPS 卡和 PE 卡在测试设备中发挥着重要作用，可对 DUT 引脚进行精确、可控的测试。但制造商面临的一个挑战是，如何在不增加测试仪时间、尺寸或成本的情况下增加每种卡的测试仪通道数。幸运的是，德州仪器 (TI) 提供了卓越的设计来应对这一挑战，使制造商能够设计和开发更高效、更有效的测试解决方案。

表 1 用于半导体测试仪的器件汇总

纳芯微推出 NS800RT115x 系列高性价比 MCU，基于 Arm Cortex-M7 内核，主频高达 200 MHz，搭载自研 mMATH 数学加速核，集成高速 ADC、精细 PWM、CAN FD、增量式编码器接口以及功能安全模块，可高效处理三角函数、反三角函数、开方、滤波等数学运算，大幅提升实时运算效率，可广泛应用于车身电子与照明、电机驱动器、数字电源等领域，提供符合 ISO 26262 ASIL-B 与 AEC-Q100 Grade 1 标准的型号，为汽车与工业控制应用提供高性能与高可靠的解决方案。

纳芯微扩充NSSine 实时控制MCU/DSP产品矩阵，推出全新NS800RT7P65S/D系列MCU/DSP，该系列采用单/双Cortex-M7内核@400MHz内核，每个内核配备自研eMath/mMath加速核，支持数学函数、FFT及矩阵运算加速，大幅提升实时运算效率。产品集成1MB eFlash+13KB DFlash，搭配高达768KB RAM（含256KB TCM*2+256KB SRAM），为复杂算法和多任务处理提供充足空间。该系列面向电源与电机控制等电力电子应用，兼具卓越算力、精准控制与安全通信能力，为客户提供平滑的国产化迁移路径。

应用场景

NSSine系列实时控制MCU/DSP（NS800RT7/5/3/1系列）产品是为实时控制场景量身定制的“专用芯片”，而非通用MCU。其目标应用直指对实时性要求苛刻的领域：

• 数字电源：光伏储能、服务器电源、充电桩、车载充电机（OBC）等。

• 电机控制：工业伺服、变频器、汽车空调压缩机及主驱电机等。

其核心优势在于“硬件不改，软件小改”的兼容性设计——与主流DSP产品引脚兼容，同时基于Arm内核正向开发专属外设，既降低了客户的迁移成本，又实现了超越现有方案的性能表现。

目前NSSine系列已实现入门级到高端产品的全档位覆盖，部分型号实现量产，更提供工规与车规双版本，满足多元场景需求。

全系列解析

NSSine系列构建了全谱系覆盖的产品矩阵，每款产品都支持AEC-Q100 Grade1认证，并针对特定算力需求优化设计：

• 高端算力RT7系列：搭载双核Cortex-M7内核（主频400MHz），配自研eMath加速单元与高规格外设，支持超高算力。

• 中端主力RT5/3系列：以单Cortex-M7内核（主频200-300MHz）为核心，支持多电机同步控制，是工业控制、车载场景的高可靠之选。

• 入门爆款RT1系列：以5元起售实现“M7平权”，主频200MHz且带浮点运算单元，集成可编程逻辑模块，以极致性价比提供高性能多路控制能力。

产品性能

NSSine系列的性能优势不仅在于全系搭载的M7内核主频（200MHz至双核400MHz），更在于对整个实时信号链的深度优化：

• eMath硬件加速器：将三角函数、开方、FFT等算法硬件化，相比软件库实现，运算速度提升最高达3.5倍，极大解放CPU资源。

• 极速信号链：实测从中断响应、完成算法运算到更新PWM输出的全链路时间，RT7系列仅需1.5微秒，RT5系列约2.5微秒，为高频高精度控制奠定基础。

•  高精度外设：配备采样率达5Msps的ADC、响应时间20纳秒的快速比较器，以及分辨率达100皮秒的高精度PWM（HRPWM）。

典型方案

依托NSSine系列的硬核性能，纳芯微已打造多个落地方案：

• 在数字电源领域，基于NS800RT5039的6.6kW单相双向OBC方案采用SiC拓扑，单芯片即可实现全拓扑控制，峰值效率超96%，适配车载及充电桩场景。

• 在电机控制领域，基于NS800RT5/3系列可实现4台PMSM电机同步无感FOC控制，算力冗余充足；NS800RT3025驱动的汽车空调压缩机方案，全国产化器件适配400V平台，支持OTA升级。

产品生态

为助力开发者快速上手，纳芯微构建了全方位的开发工具与生态支持体系。

• 软件层面，天然兼容Keil MDK、IAR EWARM主流工具链，自研免费NovoStudio开源开发平台（基于GCC与Eclipse）集成数字示波器、实时变量刷新、图形化代码生成等功能，同时提供完善的底层驱动、BootCode及通信软件支持；

• 硬件层面，NSSine Pad评估板自带板载仿真器（USB-TypeC接口），采用隔离及防浪涌设计，板载CAN收发器支持CAN2.0及CANFD，接插件覆盖芯片所有IP资源，同时兼容J-Link仿真器，开箱即可开展开发工作。

NS800RT115x 系列设计应用

1. 高性能内核，构筑实时算力基石

NS800RT115x系列采用 200 MHz Cortex®-M7 高性能内核，内置 8 KB L1-Cache、256KB嵌入式Flash 与总计 80 KB TCM，均支持 ECC 校验，实现核内零等待访问，显著提升实时响应与数据处理效率，为复杂的运行工况提供更高的可靠性。自研mMATH 数学加速核可快速执行三角函数、超越函数、平方根、滤波等复杂运算，为电机控制与数字电源场景提供更强的计算支撑。

NS800RT115x系列选型表

2. 精准控制外设，优化复杂工况响应

NS800RT115x系列继承NSSine™家族高精准增强控制外设，内置两组 12 位 ADC（最高 4.375 Msps、21 通道），配合4组模拟比较器与 14路 PWM 输出（其中4个通道输出最高分辨率可达 80 ps），实现高精度控制，尤其是对异常工况的快速保护响应；丰富的内联关系，能更友好的实现OC/CBC等控制方式，是一款在数字电源、光储逆变、电机控制领域量体裁衣之作。

3. 升级高速互联，赋能车规级通信

NS800RT115x系列在通信接口上实现全面升级，除 UART、SPI、I²C、PMBUS、LIN 等标准外设外，新增 CAN FD 控制器，在保持兼容 CAN 2.0B 的同时，实现更高的通信速率与数据吞吐量，更好地满足车载网络与实时控制系统的高带宽需求。

4. 功能安全可靠，兼顾灵活适用

产品内置总线监控单元（BGCRC）、多级看门狗、时钟与电源监控电路，支持自诊断与异常检测机制。产品的设计符合 ISO 26262与 IEC 61508等功能安全要求，符合 AEC-Q100 Grade 1 标准，为复杂汽车与工业应用提供坚实的可靠性保障。

此外，NS800RT115x 系列提供 LQFP80/64/48、QFN32等多种封装，满足从高性能控制单元到紧凑型模块的不同设计需求。

其应用覆盖 车身电子与照明系统、电机驱动器、数字电源、光储逆变等泛能源场景，为客户带来高算力、高可靠与高集成度的系统解决方案。

NS800RT7P65S/D 系列设计应用

1. 控制外设升级：更高精度与更低成本

NS800RT7P65S/D在控制核心外设上全面增强，具备更强的信号采集与功率控制能力。该系列内置3个12位ADC模块（4.375MSPS），全系标配36路ADC，11对比较器以及2路DAC，可同时采集多路信号，适配高动态响应需求。全系标配6个CLB，可编程逻辑控制模块，36路PWM（其中32路高精度PWM）具备124ps最小细分，实现超精细的功率控制，满足光伏储能逆变器、数字电源、电机控制等对控制精度极高的应用。

36个ADC通道，便于更低成本地实现更多路的系统检测和控制。全系封装标配36路PWM，以及11对比较器，在控制上面可以满足更多路的电源和电机控制。另外，6个CLB模块可以实现非常复杂的发波时序控制、保护机制以及其他的可编程功能，可以进一步节省外围芯片，实现更低的系统成本。

NS800RT7P65S/D系列详细规格

2. 多轴电机控制：更强扩展能力

NS800RT7P65S/D支持多轴电机和隔离采样需求，赋能更广泛的工业与能源场景。CAP接口扩展至7路，QEP扩展至6路，全系标配16路SDFM（Σ-Δ滤波模块），可灵活支持多轴电机控制和隔离式电流/电压采样，覆盖光伏储能逆变器、伺服系统与高端电机控制等应用。

3. 完善通信接口，护航信息安全

NS800RT7P65S/D系列全系列标配2路CAN-FD、1路CAN 2.0、4路SPI、6路UART(车规支持4路UART+2路LIN)、2路I²C、1路PMBus及1路EMIF外扩总线，确保在车载、工业等多总线环境下的稳定通信。

同时，芯片内置CRC、BGCRC、TRNG、HASH-AES等硬件加密引擎，加持信息安全。

4. 生态友好，降低开发门槛

NS800RT7P65S/D系列支持ARM常用IDE（Keil、IAR）并支持纳芯微自主开发的NovoStudio工具链，帮助客户快速迁移和部署，缩短产品上市周期。

NS800RT7P65S/D系列封装

NS800RT7P65S/D系列评估板

在5G通信、数据中心、工业电源、充电桩和车载电源等应用中，小型化、轻量化要求功率器件具备更高的开关频率、更小的死区时间，而系统复杂化与高压应用则对隔离器件的可靠性提出了更高要求。对此，纳芯微电子提供低传播延时、高可靠性、高集成度、基础型/增强型隔离的隔离驱动芯片解决方案，特别适合当前开关电源设计智能化、小型化的趋势。

技术优势

• 高隔离耐压

5.7kVRMS 隔离耐压，爬电距离 > 8mm，满足增强隔离要求，适用于新能源汽车、工业自动化等高可靠性应用。

• 超高 CMTI

高达 150kV/μs 的共模瞬变抗扰度，在快速开关过程中保持稳定驱动，特别适用于 SiC/GaN 宽禁带半导体应用。

• 全面保护功能

集成 DESAT 退饱和保护、米勒钳位、软关断、UVLO 欠压锁定、ASC 主动短路等多重保护机制。

隔离栅极驱动选型

NSI671x-Q1引脚配置与说明

NSI671x-Q1绝对最大额定值

NSI671x-Q1静电放电（ESD）等级

NSI671x-Q1推荐工作条件

NSI671x-Q1热特性信息 / 热参数信息

• 标准 JESD51‑7 高热导率测试板（2S2P），在 JESD51‑2a 规定的环境中测试。

• 标准 JESD51‑7 高热导率测试板（2S2P），采用 JESD51‑14 规定的瞬态双界面测试法。

• 通过在 JESD51‑2a 规定的环境下进行仿真得到。

NSI67xx-Q1系列产品特性

• 高隔离耐压：5700Vrms

• 符合 RoHS 标准的封装：SSOW20 (6.4mm*10.3mm)，爬电距离 > 8mm

• 集成隔离模拟采样功能：可用于温度或电压检测，有助于简化系统设计

• 支持 ASC 功能 (原边 / 副边)：异常情况下可强制输出至安全状态

• 高抗干扰能力：CMTI≥150kV/μs，适配复杂电驱电磁环境

• 高驱动能力：±10A 拉灌电流，轨到轨输出，满足 SiC/IGBT 高功率密度电驱需求

• 完善的保护功能：过流和短路保护 (DESAT/OC)，软关断功能，米勒钳位功能，UVLO 欠压保护功能，故障报警 (FLT/RDY 引脚指示)

• 通过 AEC-Q100 车规认证

NSI67xx-Q1发布小封装版本

封装尺寸减小约 40%，助力小型化的电驱系统设计

适配场景

更适配对布板面积要求较高的场景，例如搭配紧凑型功率模组使用

NSI67xx-Q1助力电驱系统实现 ASIL C 功能安全目标

• 极致性价比方案

• 德凯权威评估

• 覆盖 400V 及 800V 高压系统

• 全面兼容 SiC 与 IGBT 功率平台

NSI67xx-Q1 SSOW20 封装与选型

NSI67xx-Q1 全新推出的小封装系列隔离栅极驱动芯片现已全面量产。

即将于2026年正式实施的《国标GB 48001-2026》对汽车功能安全提出了强制要求：碰撞或热事件下，非碰撞侧车门必须自动解锁。主电源失效后，系统必须保留至少一次的解锁能力。这意味着，车锁ECU的备用电源管理系统（BMS）已不再是可有可无的“后备选项”，而是必须达到严苛功能安全等级的“生命保障线”。

芯海科技旗下首款通过ISO 26262 ASIL-B功能安全认证的车规级BMS芯片CBM9680，满足了车锁ECU场景下“应急响应快、低功耗待机、长期稳定运行”的核心需求，凭借创新的高边驱动架构与系统级可靠性设计，为车辆门锁安全筑起了一道坚实的硬件防线。

关键特性

高精度检测

• 双路 ADC 同步采集：16 位 VADC（±2mV）+16 位 CCADC（低电流误差 < 2mA，高电流误差 < 0.2%）

• 温度监测：1 路内部温度传感器 + 4 路 NTC 接口，误差 <±1℃，支持电芯与环境温度监控

• 均衡能力：支持最大 20mA 内部均衡电流，支持外部均衡扩展

• 多串支持：2~5 串电池电压检测，适配 12V 三元或铁锂系统，同时支持超级电容的电压监测与均衡

安全保护

• 硬件级响应：集成一级保护和二级保护；过流 / 短路保护，可实现 MOS 关断 < 100μs

• 熔断机制：可控保险丝双重隔离风险

• 智能诊断：电芯断线、NTC 断线、MOS 阻抗检测 PACK+/PACK - 短路保护

通信与拓展

• 双接口支持：SPI（3MHz）+ I2C（1MHz），适配多种主控系统

• 集成驱动：高边 N/P 沟道 MOSFET 驱动，简化电路设计

• 控制灵活性：Con/Don 引脚直控 MOS，支持灵活充放电逻辑；内置独立看门狗，增强系统可靠性

可靠性设计

• 管脚耐压 30V

• 工作温度：-40℃~105℃

• 工作电压：4.4~26V

车规认证

• 通过 ISO26262 ASIL-B 认证

• 通过 AEC-Q100 车规认证

场景适配性

在车锁ECU备用电源场景中，传统BMS方案通常需要复杂的电平转换或隔离电路来控制高边的充放电MOSFET。芯海科技CBM9680集成高边N沟道MOSFET驱动和预充P沟道MOSFET驱动，可直接驱动高边开关。相较同类方案，CBM9680省去通信隔离芯片和隔离电源，大幅降低了BOM成本和PCB面积，且芯片内置20mA LDO可直接为MCU供电，进一步简化了外围电路设计。

且芯片内置独立看门狗（IWDG），独立于MCU运行，可实时监控系统状态。一旦出现碰撞等极端情况，MCU逻辑“卡死”或未能及时响应，独立看门狗能及时介入并触发恢复机制，从芯片层面提供了最底层的保障，杜绝了系统失效的风险。

CBM9680集成双通道16位ADC，可实现电压精度±2mV、电流精度±0.8%的高精度监测，同时内置可编程AFE定时器，支持自动触发ADC进行数据采集，能够准时、精准地唤醒对备用电池的“生命体征”监测，避免因状态误判导致应急解锁失效。此外，CBM9680内置了硬件级过流、短路、过温等多重保护，能够快速激活备用电源，确保门锁及时执行解锁指令，牢牢守住“至少一次解锁”的底线。

在此基础上，该芯片已通过ISO 26262 ASIL-B功能安全认证及AEC-Q100车规认证，从架构底层系统性规避单点故障，为满足GB 48001-2026要求提供可靠保障。

开发优势

对于要在2026年新国标实施前快速推出合规车型而言，选择一颗已通过ASIL-B认证的核心芯片，意味着功能安全开发路径的极大简化。

芯海科技CBM9680配套完整的开发支持：提供ISO 26262 ASIL-B相关认证资料与工具链，帮助客户完成系统级功能安全认证，大幅缩短认证周期。配套硬件开发板、通讯盒与可视化上位机，支持电压、电流、温度等数据的实时监测与导出。同时提供专业技术支持，从参考设计到驱动代码，工程师一对一协助解决开发难题。

在供应链层面，CBM9680作为国产自主研发芯片，产能稳定、供货周期短，能够有效规避进口芯片的供货风险，同时提供批量供货优惠，帮助客户降低量产成本。

汽车12V启动系统的新需求

随着汽车电子设备的日益增多，如高级驾驶辅助系统（ADAS）、信息娱乐系统等，汽车12V启动系统承载着越来越重的负担。它不仅需要为发动机启动提供动力，还要支持车载电子设备的正常运行和车辆的低速行驶。传统铅酸电池在低温启动能力、快速充放电性能以及使用寿命方面已逐渐力不从心，而锂离子电池则以其高能量密度、长循环寿命和快速充放电能力成为理想的选择。

然而，锂离子电池的安全性和可靠性是汽车启动系统必须面对的重要课题。汽车启动系统需要在各种复杂工况下稳定运行，包括高低温环境、振动、电气干扰等。这就要求BMS芯片必须具备高精度的电池参数监测、强大的保护功能以及极高的可靠性和安全性。

产品性能

CBM9680凭藉出色的性能，全面满足了汽车12V启动锂离子电池系统的需求。

• 高精度监测

CBM9680集成了高性能的独立高精度ADC，能够对电池的电压、电流、温度等关键参数进行毫伏级与百分位级别的精确测量。多通道VADC覆盖电池单体电压、总电压及外部输入；差分采样库仑计CCADC支持宽范围电流检测，配合库仑计数器实现充放电电量精准计量；内置温度传感器与多路外部NTC检测，实时监控电芯与环境温度，防止热失控。其采样速率可灵活配置，确保在各种工况下都能准确捕捉电池状态的变化。

• 全面保护功能

汽车启动系统对电池的安全性要求极高。CBM9680 提供了包括过流保护、短路保护、过压保护、欠压保护以及温度保护在内的全面保护功能。其内置硬件保护功能能够在发生故障时迅速切断充放电路径，响应速度达微秒级。针对严重故障，还有熔断机制彻底隔离风险。此外，芯片还支持电芯断线检测、NTC断线检测、MOS管阻抗检测以及PACK+/PACK-短路保护电路检测，进一步增强了系统的安全性。

• 车规级可靠性

CBM9680通过了ISO26262 ASIL-B等级和AEC-Q100车规认证，在可靠性方面达到了行业领先水平。宽压工作范围、强抗干扰能力以及容错机制使得芯片能够在汽车的全生命周期内稳定运行，满足汽车对零部件的高可靠性和长寿命要求。

• 灵活的通信接口

CBM9680支持I2C和SPI两种通信方式，通信速率分别可达1MHz和4MHz。多样化的通信方式使得芯片能够与汽车的主控制器或其他系统组件进行高效、稳定的数据传输，提高了整个汽车启动系统的智能化水平。

应用价值

CBM9680 在汽车12V启动锂离子电池系统中的应用，能够带来多方面的价值：

• 提升启动性能：通过精确监测电池状态并优化充放电管理，CBM9680能够确保电池在低温等恶劣条件下仍能提供足够的启动电流，显著提高汽车的启动性能。

• 延长电池寿命：其高精度监测和全面保护功能有助于优化电池的充放电过程，避免过充、过放、过流等现象的发生，从而延长电池的使用寿命。

• 增强系统安全性：车规级的可靠性和全面的保护功能使得CBM9680能够在各种复杂工况下保障电池的安全运行，提高了整个汽车的安全性。

• 支持智能管理：灵活的通信接口使得CBM9680能够与汽车的智能管理系统无缝对接，实现智能诊断和预测性维护，提高车辆的可靠性和维护效率。

图一：人工智能数据中心规模扩展集群规模的演变。

现代 AI 的核心是矩阵乘法，大型神经网络可将运算分配至多个处理单元，并行计算成为提升性能的首选方案。但模型规模超过约 100 亿参数后，小型本地计算域无法支撑扩容，工作负载需分配至多个图形处理器（GPU），覆盖板卡、服务器、机架，乃至跨建筑区域级光纤网络。

实际应用中，GPU 需协同如同一台超大处理器，需在集群内持续交换梯度、参数、激活值与同步流量。该规模下，网络性能与算力深度绑定 —— 数据传输速度不足，加速器将处于等待状态。行业面临 “铜墙瓶颈”，在层级延迟敏感环节形成阻碍，制约扩容集群内 GPU 互联所需的高速链路。

需要明确的是，铜互连并未过时。短距离场景中，电互连成熟、低成本、实用性强。但单通道 200 吉比特每秒信令场景下，权衡劣势凸显：200 吉比特每秒单通道下，直连铜互连传输距离缩短至 1 至 2 米，延长距离需中继器，增加功耗与成本。随着 AI 扩容集群规模更大、密度更高，铜互连已无法满足需求，行业转向光通信，实现更高带宽、更快速度、更高基数与更低功耗。

光互连向内渗透

光通信已在横向扩展网络（机架间、排间链路）成熟应用，当前行业核心议题是未来 AI 系统的光电转换边界。例如，开放计算项目的短距离光互连计划，通过定义光互连需求与指标，提升处理器间、处理器 - 内存带宽。

图 2. 人工智能网络中的互连方式。目前，服务器内的 GPU 之间使用铜质互连（2a），而用于服务器之间互连的则是可插拔的光收发器（2b）。未来，带有外部光源的 CPO（光互连处理器）有望用于服务器内部的规模扩展网络（2c）以及服务器之间的规模扩展网络（2d）。

传统插拔式光学设计中，电信号需穿过电路板到达收发器后转换为光信号。在最高数据速率下，这些电气路径的损耗、均衡、功耗与布局复杂度问题愈发突出。共封装光学（CPO）将光引擎直接部署在芯片封装旁，缩短高速铜迹线长度，实现更高带宽密度与更低每比特能耗；传统收发器被拆分为芯片旁光引擎、外部激光源与光纤互连三部分。

行业逐步转向外部激光架构，因激光对温度敏感，与封装最热区域分离更易管控。英伟达与博通均在 2025 年宣布共封装光学重大技术突破，预计 2028 至 2030 年实现量产。

共封装光学：优势显著，挑战重重

共封装光学本质是异质集成难题，需将不同材料体系、器件类型、制造工艺整合至紧凑高性能封装中。行业正探索多种激光方案、调制器方案，以及光引擎、光源、主机专用集成电路（ASIC）的功能划分方式。每种设计选择都会影响封装尺寸、插入损耗、热敏感性、可制造性、成本与长期可靠性。核心挑战不仅是打造高速光链路，更是保障链路可通过封装、认证、量产与现场部署。行业正积极应对这些挑战，2026 年光纤通信博览会（OFC）前后，涌现出多项多源协议，例如光计算互连多源协议、开放共封装多源协议产业联盟。

热管理是最大难题之一。GPU 与交换专用集成电路已处于极高要求的热环境中，将光学器件靠近这些器件，直接引发激光寿命、调制器性能、封装界面与系统稳定性问题。外部激光架构备受青睐的原因之一，是可将温度最敏感的元件远离最热区域，但该选择也带来封装、系统权衡问题，例如对准、布线、可维护性与整体系统复杂度。

制造环节进一步增加难度。光引擎输出光纤数量越多，AI 集群并行性越高、网络拓扑越扁平。但实际应用中，光纤附着是光学组装中最难、成本最高的环节，尤其是需要主动对准的场景。每增加一根光纤，都会影响良率与成本。这意味着最优方案并非物理原理最完美的方案，而是能最佳平衡带宽、组装复杂度、热管理与可制造性的方案。

综上，AI 首先让并行计算成为必需，随后让分布式计算不可避免，如今正推动互连架构重构。光链路已在长距离数据中心网络普及，下一步将深入计算封装内部 —— 铜互连越来越难以满足带宽、传输距离与能效的综合需求。共封装光学成为解决该问题的主流方案，并非因其简单，而是替代方案的扩容难度越来越大。

HGMM-350 系列非隔离式 AC/DC 功率因数校正模组

GAIA Converter 更新高可靠性电源产品组合，适配军事、航空航天、航空电子、坚固型工业与嵌入式应用等严苛与关键任务场景。

HGMM-350 系列非隔离式 AC-DC 功率因数校正模组提供高可靠性 AC-DC 性能，输出纯净稳压电源，满足 DO-160、MIL-STD-704、ABD100 标准对谐波失真与瞬态响应的严苛要求。

MGDM-500/P 是 MGDM500 系列并联款，优化电源架构可扩展性，支持输出功率达 3 千瓦，同时保持高效率与高可靠性；PSDG-48 是集成式商用现货（COTS）多输出 48 瓦隔离电源，面向 24 伏、28 伏直流军事与高可靠性应用；MGDS300S 扩展 MGDS 系列高密度宽输入 DC-DC 转换器的输出功率与输出电压范围。

GAIA Converter GRD 系列军用级配置型商用现货（bCOTS）电源，包括 GRD-12 全配置参考设计板（基于最新 GAIA Converter 商用现货模组），可通过 3 个主输出通道与 2 个辅助通道输出最高 120 瓦功率。

GRD-40 系列 400 瓦薄型军用级商用现货电源，集成电磁干扰（EMI）滤波器、反极性保护、浪涌电流限制器与输入浪涌限制器；GRD-50 系列可扩展 500 瓦集成式电源，展示了针对 24 伏、28 伏直流输入系统优化的商用现货板载电源，如何满足国防与航空航天应用需求。

人工智能能耗需求极高，AI 热潮背后的数据中心碳足迹庞大，前沿 AI 模型训练的碳排放持续攀升，这一问题尤为突出。

因此，科技巨头纷纷布局核能，期待以可靠、零碳能源支撑未来发展。但核电数据中心仍需多年才能落地，目前科研与产业界已采取行动遏制 AI 能耗增长。他们聚焦模型训练这一生命周期中能耗最高的环节，推动去中心化技术落地。

去中心化将模型训练分配至网络中的独立节点，而非依赖单一平台或供应商，让算力就近匹配能源 —— 无论是实验室闲置服务器，还是太阳能供电家庭的电脑。无需新建数据中心、扩容电网基础设施，去中心化可复用现有能源，避免额外能耗。

硬件协同

AI 模型训练是数据中心的核心任务，需在紧密连接的 GPU 集群间同步运算。但硬件升级速度难以跟上大语言模型规模的快速增长，即便超大型单一数据中心也无法满足需求。

科技企业开始整合多地数据中心算力。例如，英伟达推出 Spectrum-XGS 以太网，支持跨地域组网，“可满足跨地理分布数据中心的大规模单任务 AI 训练与推理性能需求”；思科推出 8223 路由器，专为 “连接地理分散的 AI 集群” 设计。

另有企业挖掘服务器闲置算力，催生 GPU 即服务商业模式。例如，Akash Network 是点对点云计算市场，自称 “数据中心版爱彼迎”—— 办公室与小型数据中心的闲置 GPU 持有者注册为供应商，有算力需求的用户作为租户，可选择供应商租赁 GPU。

Akash 联合创始人兼首席执行官格雷格・奥苏里称：“当前 AI 训练高度依赖最新、最高端的 GPU，行业正从仅依赖大型高密度 GPU，转向兼容小型 GPU。”

软件同步

除硬件调度外，去中心化 AI 训练还需软件层面的算法优化，联邦学习（分布式机器学习的一种）应运而生。

麻省理工学院计算机科学与人工智能实验室（CSAIL）去中心化信息团队负责人、首席研究科学家拉兰娜・卡加尔解释：“初始全局 AI 模型部署在可信节点（如中央服务器），服务器将模型分发给参与机构，各机构基于本地数据训练模型，仅向可信节点上传模型权重；可信节点对权重聚合（通常取平均值），整合至全局模型后回传参与者。该协作训练循环持续至模型训练完成。”

但数据与计算分布式部署存在弊端，例如模型权重频繁传输导致高通信成本，容错性不足也是问题。

奥苏里称：“AI 训练的核心问题是每一步都不具备容错性，单个节点故障，需重新加载整个批次数据。”

为攻克这些难题，谷歌 DeepMind 研究人员开发 DiLoCo 分布式低通信优化算法。谷歌 DeepMind 研究科学家阿瑟・杜亚尔称，DiLoCo 构建 “算力孤岛”，每个孤岛由一组芯片组成，不同孤岛芯片类型不同，同一孤岛芯片类型一致。孤岛相互解耦，仅定期同步信息。这种解耦设计使孤岛可独立完成训练步骤、减少通信，单个芯片故障不会影响其他正常芯片。但实验显示，孤岛数量超过 8 个后，模型性能会下降。

升级版流式 DiLoCo 进一步降低带宽需求，杜亚尔称：“通过多步骤流式同步信息，无需暂停训练等待通信，原理类似未完全下载即可播放的视频。流式 DiLoCo 在运算过程中，后台逐步同步信息。”

AI 开发平台 Prime Intellect 采用 DiLoCo 算法变体，在三大洲五个国家训练 100 亿参数的 INTELLECT-1 模型；0G Labs（去中心化 AI 操作系统开发商）适配 DiLoCo 算法，在带宽有限的隔离集群网络中训练 1070 亿参数基础模型；主流开源深度学习框架 PyTorch 也将 DiLoCo 纳入容错技术库。

杜亚尔称：“社区已完成大量工程工作，将我们的 DiLoCo 论文成果集成至消费级互联网环境下的系统学习中，我的研究能落地应用，我非常兴奋。”

更节能的 AI 训练方式

随着硬件与软件优化完善，去中心化 AI 训练有望解决 AI 能耗问题。麻省理工学院 CSAIL 的卡加尔称，该方法可 “以更低成本、更高效、更节能的方式训练模型”。

杜亚尔坦言：“DiLoCo 等训练方法复杂度更高，但实现了系统效率的合理平衡。” 例如，可利用地理跨度大的数据中心，无需搭建超高速带宽；且具备内置容错性，“单个芯片故障仅影响所属算力孤岛”。

更重要的是，企业可复用现有闲置算力，无需持续新建高能耗数据中心。Akash 大力布局 Starcluster 项目，目标是整合太阳能供电家庭的台式机、笔记本电脑用于 AI 模型训练。奥苏里称：“我们希望将家庭转变为功能完整的数据中心。”

奥苏里承认，参与 Starcluster 并非易事。除太阳能板与消费级 GPU 设备外，参与者还需配备备用电源电池与冗余网络，避免停机。Starcluster 项目正整合这些需求，降低家庭参与门槛，包括与行业伙伴合作补贴电池成本。

目前团队已开展后台开发，支持家庭作为供应商接入 Akash Network，计划 2027 年实现目标。Starcluster 项目还将拓展至学校、社区中心等太阳能供电场所。

去中心化 AI 训练为 AI 迈向环境可持续发展提供可行路径。奥苏里认为，其核心价值是 “让 AI 就近使用能源，而非将能源输送至 AI 所在处”。