tsmcn3 文章 最新资讯

Cadence PCIe 6.0 x8 子系统在 TSMC N3 通过 PCI-SIG 首轮官方合规测试：64 GT/s 全速率一次过关

• Cadence 9 月 1 日宣布，其在 TSMC N3 工艺实现的 PCIe 6.0 PHY 与控制器完整 x8 子系统，在 7 月底举行的 PCI-SIG 合规测试研讨会上以完整 64 GT/s 速率通过全部官方合规测试，进入 PCI-SIG Integrators List。这次研讨会是 PCI-SIG 首次为 PCIe 6.0 规范组织的官方合规测试专场。按规范全速率完成测试，意味着这套方案跨过了量产前最硬的一道验证门槛。Cadence 的 x8 子系统由 PHY 与控制器组成，均在 N3 上做了
• 关键字： Cadence   PCIe6.0   TSMCN3   PCI-SIG   合规测试   SerDesIP