Verification Compiler验证编译器提供了一整套新一代技术，包括形式验证、SoC的连通性检查、全SoC级时钟域交叉(CDC)检查、X-传递仿真、集成的低功耗仿真和先进的验证规划和管理等。Verification Compiler还包括一整套Synopsys的新一代验证IP，其中包括相应的测试套件，全部被集成在其中以用于先进的调试和高性能仿真。
通过将这些技术集成到一起，Verification Compiler验证编译器实现了性能的5倍提升，同时调试效率也得到了大幅度的提高，使SoC设计和验证团队用同一个产品就能创建一种具有完整功能的验证流程。通过把新一代技术、集成化流程和独特的并发验证许可模型结合在一起，使Verification Compiler能够将整体产能提高3倍 —— 直接解决日益突出的SoC上市时间挑战。
利用其新一代静态和形式验证技术，Verification Compiler验证编译器解决了验证复杂SoC时巨大的容量挑战，与其他任何现有解决方案相比，其性能和容量都提升了3倍到5倍。这项新技术包括形式属性检查、低功耗静态检查、CDC检查、SoC连接检查、先进的lint和序列化等效性检查。Verification Compiler的静态和形式验证功能与Synopsys Design Compiler®和IC Compiler™使用模型和流程完全兼容。 |
