Synopsys IC Compiler II使后端物理设计吞吐量提高10倍，它是当前领先业界的布局和布线解决方案IC Compiler™的继任产品，可用于基于成熟和新兴工艺节点的先进设计。
IC Compiler II是一种全功能的布局布线系统，其核心是一种全新的多线程基础架构，能够处理例化单元数量大于5亿的设计。为了充分体现其“可重新思考、可重新构建和可重新使用”的开发策略，IC Compiler II基于行业标准的输入和输出格式，以及熟悉的界面和工艺技术文件，同时引进了创新设计存储功能。
IC Compiler II从开发之初就关注全芯片级设计，部署新颖的设计规划功能，并使其性能提升了10倍，内存占用则减少了5倍。这使设计人员能够快速地评估多种可选芯片布局方案，以确定设计实现的最佳起点。与这些芯片级功能互补的是单元模块级的功能，它得到了一个新的global-analytical优化引擎、一个全新的时钟发生器以及独特的布线后优化算法功能所支持，它们结合在一起共同提高了面积、时序和功耗的结果质量(QoR)。
IC Compiler II还包含了IC Compiler中所采用的先进技术，例如共轭梯度布局器和ZRoute布线器。与现有的解决方案相比，IC Compiler II使运行时间平均提高5倍，所需内存平均降低2倍。通过将运行时间加速、高超的芯片布局、可实现的QoR以及高效的轻量级环境相结合，能够减少设计迭代次数，进一步提高设计产能。 |
