FPGA 器件密度提高到百万逻辑单元(LE)，因此，设计团队需要实现更大更复杂的系统，在更短的时间内满足越来越高的性能需求。设计人员可以使用系统级设计工具，以最少的投入迅速设计高性能系统。为解决FPGA设计人员面临的效能问题，Altera开发了系统级集成工具Qsys。 Qsys自动生成互联，使用标准接口，从而显著缩短了开发时间，增强了设计重用性。

Qsys采用业界首创的针对FPGA优化的芯片网络技术(NoC)，能够提供存储器映射和数据通路互联。相比其前身Altera SOPC Builder，Qsys的性能几乎提高至两倍，同时支持业界标准IP接口，例如，AMBA，AXI总线。Qsys将延用使用方便的SOPC Builder界面，支持后向兼容，即支持将现有嵌入式系统移植的Qsys。而且，Qsys这一高级互联技术将支持分层设计、渐进式编译以及部分重新配置方法。

Qsys优点

加速开发

• 使用方便的GUI界面，支持IP功能和子系统的快速集成。
• 自动生成互联逻辑(地址/数据总线连接、总线宽度匹配逻辑、地址解码逻辑以及仲裁逻辑，等)
• Altera及其IP合作伙伴提供的即插即用Qsys兼容IP
• 系统HDL自动生成
• 分层设计流程，实现了灵活的设计，支持基于团队的设计，提高了设计重用能力
• 将SOPC Builder设计移植到Qsys的移植流程

更快的时序收敛

• 与SOPC Builder系统互联架构相比，基于NoC体系结构的高性能Qsys互联以及自动流水线将性能提高了两倍
• 控制功能强大的自动流水线，满足fMAX和延时系统要求

更快的完成验证

• 利用自动测试台生成功能并使用验证IP套装迅速开始您的仿真
• 通过系统控制台进行发送读写系统级操作，来加快电路板开发