ISE Design Suite 13设计套件专门针对最新28nm 7系列 FPGA而打造、从产品安装到设计验证，ISE 13 致力于让客户最大限度地利用有限的时间和设计资源实现最大的生产力。

ISE 13在 CORE Generator™ 系统中提供了 AXI(Advance extensible Interface) 互联支持，以构建性能更高的点对点架构。设计团队如果构建了自己的符合 AXI 协议的 IP ，那么就能利用可选的 AXI BFM（总线功能模型）验证 IP 来仿真 AXI 互联协议，从而可轻松确保所有接口事件处理都能正确运行。 AXI BFM 目前在 ISim 以及 Cadence、Mentor 和 Synopsys 等仿真器中可用。用户现在还能在面向 Virtex-6和 Spartan-6 FPGA 的设计中通过嵌入式开发套件来访问 AXI_PCIe 核。此外，嵌入式开发套件中的 ChipScope™ AXI Monitor 核还能监控 AXI3 接口，并提供可选的 AXI 协议检查器。AXI 协议检查器围绕 ARM System Verilog Assertions（SVA）而设计，可支持 39 个 Ready/Valid 握手协议检查。
• 加速验证流程。 设计流程中集成了ISE仿真器 (Xilinx ISim)，从而使得开发和验证可以全部在PlanAhead用户界面中实现。设计团队现在可以将仿真运行时间从之前的数小时缩短到几分钟。通过实时仿真，验证工程师可以测试已实施的设计模块，同时把其它开发中的模块留在仿真器中，从而将整体验证速度提升至原来的 100 倍（相比原始本地仿真）。新的可选 AXI4 总线函数模型也可以添加到验证测试平台，进一步加快验证速度，验证客户提供的 IP 的互联逻辑，提高整体生产力。
• 支持层次化的设计方法和支持RTL设计复用。通过完善设计保存能力提供更多功能，确定已完成设计部分的早期实施结果，而无需等待其他设计团队。这项全新功能支持高级优化，例如智能时钟门控，它可以降低多达 30% 的动态功耗，加快剩余设计的时序收敛和时序保存，提高整体生产力
• 新的Team Design Flow （团队设计流程）。ISE 13设计套件采用了全新Team Design方法(参见利用Team Design提高生产力)，让各组开发人员可以同时工作，解决多名工程师合作开展一个项目时
• 方便易用。通过整合 ISE 项目浏览器（Project Navigator）而变得方便使用，PlanAhead 软件扩展了逻辑设计流程方法，能够通过布局规划、多个实现进程、层次化探索、快速时序分析和基于模块的实现来发挥设计的最大优势