3D芯片推动 EDA 进入全新领域

作者：Brendan Heffernan 时间：2026-09-28 13:35

加入技术交流群
- 扫码加入
  和技术大咖面对面交流
  海量资料库查询

随着 AI 芯片转向堆叠式、基于芯粒的架构，EDA 厂商正在改造成熟工具，以实现跨域分析、加速设计探索，并搭载智能体 AI 辅助能力。

核心要点

EDA 工具通过跨域协同优化、加速设计探索，支撑 3D 集成电路与多裸片系统的设计。
客户面临多项痛点：厂商间工具互操作性、动态版图规划、电压降（IR）分析以及静态时序分析（STA）。
智能体 AI 在现有工具之上新增一层能力，同时也是新兴初创公司方案的底层基础。

随着对 AI 算力与性能需求持续增长，芯片设计越来越多地在同一个封装内采用 3D 堆叠、芯粒与异构集成方案。

形成良性循环：EDA 厂商利用先进芯片，在单一工具内完成多物理场仿真，不再需要单独运行多个求解器。智能体 AI 新增一层分析能力，加快设计探索并自动处理各类任务。不过，芯片技术迭代速度过快，仍存在一些阻碍。

其中一项挑战是，高性能计算 / AI 芯片设计必须同时考量计算、存储、互联、功耗与热约束。

微软 AI 硅工程副总裁阿图尔・莱文（Artour Levin）表示：“如今几乎每一款 AI 加速器都存在一个工艺临界点，最难解决的问题不再存在于芯片内部，而是出现在系统边界。独立单颗芯片对 AI 而言价值有限，几乎没有什么任务能在单芯片上跑完。我们必须从系统层面看待问题。回溯 EDA 工具诞生之初，三四十年前，EDA 本就是为设计芯片而生，而非设计整套系统。”

芯片到系统的边界，正是客户遇到难题的地方。

Vinci 公司 CEO 兼联合创始人哈迪克・卡巴里亚（Hardik Kabaria）称：“过去的设计工具链建立在清晰的抽象边界之上：单元、模块、芯片；物理效应只在流程末尾，分领域、分阶段做验证。当最难的问题都处在这些边界内部时，这套模式可行。但当热量、应力与电学特性贯穿整个物理堆叠结构时，这套模式就失效了。因为物理规律的分析结果，往往在关键设计决策完成之后才拿到。硬件团队不需要在设计定型之后才拿到物理分析结果；他们需要在设计迭代过程中，实时获取物理层面的洞察。”

这要求全新思路，而不是单纯把旧工作流提速。

“我们需要在芯片、封装、板级与系统全链路持续提供具备确定性、求解器级精度的物理仿真，把物理仿真当作基础设施，而不是后期的检查点。硬件设计中，‘大致可行’远远不够。输出结果必须可测量、具备确定性，精度足以支撑真实设计决策。这就是为什么基于求解器的结果、以及多次运行之间的可复现性，和速度同等重要。” 卡巴里亚说道。

行业核心争议：究竟是在多年打磨、经过验证的现有 EDA 工具基础上增强扩展，还是另起炉灶开发全新工具？毕竟 AI/HPC 芯片设计和过去的单片 SoC 差异巨大。

新思科技研发执行董事亨利・盛（Henry Sheng）表示：“EDA 沉淀了数十年的工程知识，很多长期沿用的思路在单一领域内有效，但跨域场景下未必成立。这一点必须体现在工具本身。关键在于不要试图一次性解决所有问题。如果试图全盘重写，项目不可能落地。我们要重构的是工具之间的协同方式，保证逻辑自洽，避免不同领域对同一个对象使用不同的数据表达与术语，再将所有能力整合进一套统一工具。”

异构集成尤其放大了版图规划的难度。

是德科技总经理奈莱什・卡姆达尔（Nilesh Kamdar）说：“版图规划的难度大幅上升，这也是行业当下讨论的重点。我们能否在项目早期就完成版图规划？各方能否达成共识：信号链路损耗预算是多少、功耗预算如何分配、如何为这套复杂 3D 结构供电？这类讨论必须前置，后期几乎没有调整空间。” 他补充道，虽然资本大量投入 3D AI 芯片设计，但 3D 技术的适用场景并不局限于 AI 芯片。

未来 3D 与异构设计或许会成为开箱即用的标准能力，但目前还做不到。

ArterisIP 执行副总裁、首席产品与营销官米哈尔・西温斯基（Michal Siwinski）表示：“封装与制造技术迭代很快，市面上存在多种方案，没有放之四海而皆准的统一标准。正因如此，厂商会追求差异化。但这项技术成熟度是否达到 80% 甚至 90%，让任何想要落地的团队都能用起来？我认为是的。”

客户面临的具体挑战

正在为 AI/HPC 芯片开发 3D IC 与多裸片组件的客户，仍在使用现有 EDA 工具，但希望在部分能力上得到提升。

首要难题是老牌厂商与初创公司之间的工具互操作性。

英特尔晶圆厂先进封装技术与制造半导体研发副总裁拉莉塔・伊马内尼（Lalitha Immaneni）说：“想要在行业推出有竞争力的产品，EDA 工具必须具备良好互操作性。上周我评审一份设计，凭经验判断：部分金属层密度不足，铜密度直接影响翘曲问题，我担心这会引发技术故障。我联系机械分析工程师，告诉他，文件大概率是行业通用格式，但这不重要，我们需要告知设计团队必须协同优化，避免后续出现问题。但整个分析与反馈耗时 10 天。工程师查看设计，发现文件不完整，缺少部分属性，布线也未完成。我找来设计工程师，借助 AI 编写脚本完成布线，但后续提取分析无法使用主流行业分析引擎，最后只返回三张图，黄色、红色，还有一种颜色含义不明。如果我是设计人员，看完根本不知道该如何修改设计，完全没有指导意义。最后只能召集十多位博士开会解决。”

具备互操作性的工具，方便客户整合各类分析结果。伊马内尼指出：“客户应当能够自由挑选各家厂商的最优工具，无论是机械分析、设计支撑、连通性检查器等等。所有 EDA 工具都应当遵循一套 CAD 中立格式，避免提取分析过程变得如此复杂。”

现阶段，高性能计算客户只能尽力维持现有流程。

博通杰出工程师 AJ・图法诺（AJ Tufano）称：“过去五六年我们一直在忍受这类痛点。我们勉强维持、持续流片，但完全可以做得更好。”

在定制加速器领域，架构每半年就会发生重大变更，部分场景甚至每三个月迭代一次。

图法诺认为：“我们面临的挑战是跟上软件迭代节奏，同时应对持续增长的复杂度，3.5D 集成是其中核心一环。”

痛点之中也不乏进展。图法诺说：“我要称赞这些工具开发团队。以我们设计的规模，整套设计能够按照所需细节完整跑完仿真，这点令人印象深刻，非常了不起。单颗芯片在任意时刻的算力需求，几乎会把实验室算力耗尽，但算力资源增长停滞。于是我们陷入两难：早期分析流程只能排查重大问题，而完整的 IR 压降签核又太晚。中间大量本可提前解决的问题，没有合适工具处理。”

其他企业也反馈了类似难题。

高通工程高级总监维努・萨纳卡（Venu Sanaka）表示：“我们现在只能勉强推进。多物理场层面，热分析与 IR 压降分析相比其他分析阶段相对成熟。当前最大瓶颈在设计探索环节，探索工作高度依赖人工。比如凸点位置、硅通孔（TSV）布局与热分布之间的权衡，在常规一年左右的设计周期里，分析速度跟不上。这类分区分析需要提前 3–6 个月启动。但此时完整设计尚未就绪，无法运行全部精细分析，因此需要一套早期权衡评估机制。”

裸片之间的 PPA（功耗、性能、面积）优化同样棘手。

萨纳卡介绍：“我们曾想把一个模块从一颗裸片迁移到另一颗采用不同工艺的裸片上。模块迁移带来的功耗与布局影响，目前全部依靠人工处理，没有快速分析手段。我们只能先做 2D 版图规划，再把裸片拼合起来做分析。”

多芯片叠加进一步放大难度。“单芯片场景下，物理索引目录只对应一颗芯片。现在多颗不同工艺的芯片集成在一起，数据管理本身就更复杂，团队内大量合作方需要交换数据。如何高效交换数据，是当下正在攻克的课题。”

工具优化空间巨大，尽管痛点仍存

亨利・盛表示：“显然当前方案存在次优问题。这些芯片产品本身取得巨大成功，所以现阶段尚能接受。但这场变革的本质，是从完全人工走向自动化，从大量单领域问题走向跨域问题。很多场景下人工设计完全依靠经验驱动。EDA 工具确实在持续迭代改进，但要实现颠覆性能力，需要全链路变革。”

智能体 AI：现有工具之上的新增能力层

EDA 厂商有两条路径满足 HPC 客户需求：在现有工具上增强，或是从零重建。智能体 AI 让两条路线都具备可行性。

楷登电子产品管理总监维奈・帕德瓦汉（Vinay Patwardhan）表示：“三四年前这项技术开始兴起时，我们内部就有过讨论。走访客户后得到一条关键反馈：我们有上百名 2D 版图工程师，但没有 3D 设计专家。无论你们开发什么新工具，必须保证这一百人可以沿用现有技术上手。”

流片是另一重顾虑。帕德瓦汉解释：“我们告诉客户，这是新技术，刚开发完成。客户的回应是：能否基于已经经过验证的成熟平台开发？我们不想再重新走一遍漫长的验证流程。因此我们做出明确决策：依托行业成熟工具，晶圆厂已经完成大量认证流程。在此基础上开发，增加三维感知能力，通过优化实现完整 3D 堆叠设计，同步观察行业演进趋势。到拐点到来时，再决定是重构整套流程，或是引入新技术。这就是我们现在的状态，智能体工作流已经浮出水面。设计探索能力得到极大提升，而且变量众多，未来提升空间还很大。”

其他厂商也认同智能体提供了所需的新增能力层。

Arteris 产品营销总监因萨夫・梅利亚内（Insaf Meliane）说：“AI 正越来越多地用于快速探索配置方案、寻找最优权衡，加快设计空间探索，尤其针对复杂度显著上升的 2.5D 与 3D IC。但 AI 输出的设计决策，必须具备可解释性、可追溯性，并且经过确定性 EDA 引擎与成熟验证方法核验之后，才能进入签核环节。”

最新工具已经支持 3D IC 前期版图规划分析；搭载自然语言提示词的智能体层可按需开关，节约 Token 开销。

是德科技卡姆达尔说：“在高度抽象层面，我们可以查看不同色块的模块，点击几下就能修改材料或属性。可以选择深层通孔层，查看它对电学性能的影响；也可以选用薄通孔层，做‘假设分析’。这不属于深度优化问题，而是架构层面问题。这类设计架构存在边界约束，不能不切实际地追求极限。材料、尺寸、最大层数大多是固定的。对于芯粒裸片本身，设计师基本确定采用 2nm 还是 6nm 工艺，仅有少量调整空间。”

3D 工具已经可以分析电学性能，IR 压降、电源完整性、热仿真等多物理场能力也将很快加入。卡姆达尔提到：“在版图规划阶段，架构师不仅可以查看电学性能；修改封装材料后，还能直接看到信号性能、功耗、热特性的变化。所有这些评估都应当在版图规划阶段交付给架构师。”

智能体 AI 的后训练持续学习，也为 EDA 工具应对日益增长的复杂度提供了可行路径。

工程师设定研发目标与基准测试套件，以实现智能体自主探索。

西门子明导研发副总裁杰夫・戴克（Jeff Dyck）说：“相当于放开智能体，告诉它：你需要在这些目标上持续优化。这套方式在开发更优秀工具上效果很好，属于自学习范式，智能体非常擅长这类任务。之后要求智能体自主训练更适配场景的模型。自动微调、自动知识蒸馏等，是自动学习领域极具潜力的方向。”

智能体 AI：初创公司方案的底层基础

很多初创公司依靠 AI 与智能体打造差异化产品，试图颠覆传统 EDA 工具。

Alpha Design AI（ChipAgents）首席产品官索莱曼・拉希姆说：“我们搭建的平台具备全场景可扩展性，支持裸片级、3D IC 级、先进封装级。客户可以借助这套工作流，解决从芯片、系统到模拟电路的各类问题。之后持续调优工作流，进一步缩短交付周期、降低成本，让先进封装设计从数月缩短至一天完成。这需要大量调优。”

智能体平台调优需要和客户深度协作。

拉希姆介绍：“要实现这个目标，客户需要梳理自身的知识本体、工程经验与设计流程。其次，团队必须同时具备设计能力与领域专业知识。基于这些，才能构建高级智能解决问题。调优本质就是搭建这套高级智能，相当于训练一个‘大脑’。这里说的不是大语言模型，而是嵌入工作流内部的智能核心：收集大量数据、知识本体，结合研发团队的专业知识，生成算法解决客户问题。这套算法远比传统算法复杂，能够处理海量数据，并结合大模型，输出所需结果，这就是我们所说的调优。”

初创公司 Architect Labs 将自研专用智能体嵌入端到端全栈协同设计系统。

Architect Labs 销售负责人丹・加努西斯（Dan Ganousis）表示：“这套系统把工程师从 RTL 编码者，提升为架构师。我们读取规格文档，理解设计目标。客户告知使用 UCIe 接口、Arm 内核，系统自动加载对应 IP。工程师不再手写 Verilog，而是在规格、架构层面描述设计目标。系统运行在现有设计流程之上，输出结果送入逻辑综合。系统内置定制化形式化方法，在构建过程中同步开展形式化验证。”

另一家企业 Rise 开发双向 AI 虚拟平台，支持规格转 RTL、RTL 反向生成规格，支撑软硬件协同设计。

Rise 首席执行官巴德鲁・阿加瓦拉（Badru Agarwala）说：“输入规格或模型，不会直接生成 RTL，而是输出高层级模型，运行速度提升 30 倍。模型时序是松散的，并非 RTL。之后借助高层综合工具，下推生成 RTL。另一方面，我们还有反向能力，从 RTL 反推规格。设计师可以立刻启动验证，这类模型具备时序信息。高层模型最大优势是便于探索：修改内存带宽、性能、吞吐、时序、工艺节点、增减功能，都可以快速完成。”

韩国初创公司 ITDA 采用无代码、图形优先方案，在早期 RTL 设计阶段解决功耗与时序问题。

ITDA 战略规划负责人李知焕（Jihwan Lee）说：“我们在 RTL 阶段生成 DFT 逻辑，将可测试设计左移至极早期。工具基于图形化界面，工程师拖拽组件即可生成综合所需全部输出：RTL 代码、SDC、UPF 电源约束文件，以及 DFT 工具输入文件。”

还有企业提供超高速度多物理场仿真工具。

Suitera 联合创始人耶海亚・伊斯梅尔（Yehea Ismail）认为：“行业面临危机，唯一出路是深度创新，实现高精度，同时速度大幅提升。” 他没有解释提速原理，只说明研发历时七年。

向基于物理、AI 赋能的工具转型，已有实测数据佐证。

Vinci 的卡巴里亚介绍：“过去传统热仿真流程跑 200 个设计案例大约需要 16 小时；现在仅需约 1 小时，模型设置不到一分钟。更有说服力的是后续表现：即便自由度超过 100 亿，物理分析的推理运行时间接近线性扩展，因为真实系统不是孤立组件。”

结语

归根结底，3D IC 能否成功，不只取决于封装与工艺突破，还取决于 EDA 工具能否跟上快速迭代的设计需求。AI 工具、机器学习与智能体系统具备巨大价值，行业达成共识：概率性 AI 体系不能脱离确定性物理仿真。

从商业角度看，芯片产业由 EDA、设计与制造三部分组成。

亨利・盛说：“技术层面，三者深度耦合，因此需要大量协同。如果只想做增量改进，3D / 异构集成 EDA 工具可以各自独立迭代一段时间。但想要颠覆性变革，必须三方协同推进。换句话说，仅靠 EDA 无法单独优化设计方案。不是不知道设计目标，难点在于：能否把设计目标代码化、程序化，用更严谨的方式定义边界条件。”

现阶段物理规律本身没有改变。