看不见的瓶颈，正在消耗你无法挽回的时间

西门子 EDA 联合威尔逊研究集团（Wilson Research Group）发布了 2026 年度研究报告。报告指出：如今在每一项集成电路（IC）与 FPGA 项目中，验证工作几乎占用一半的项目周期。我认可这个数字。但有一个疑问：其中多少工作量属于真正的验证工作，又有多少只是披着验证外衣的其他问题？

有些瓶颈确实来自技术难题。但更多时候，瓶颈出在工作流本身。

芯片产品交付的瓶颈成因繁多，其中一类瓶颈却常常隐形。之所以看不见，是因为我们不会主动去排查它，也不会像消除电路或代码里的 bug 那样，在设计阶段就提前规避这类问题。往往只有等到影响足够严重时，我们才会着手处理；但在芯片开发团队里，它极少成为重点攻坚方向。不止我们，各行各业都普遍存在这个难题。MBA 课程和工程专业几乎不会讲授相关内容，关于如何在产业流程中根除这类问题的公开文献也不多。

工作流缺陷，就是这类隐形瓶颈。这类缺陷会推迟流片定稿（tape-in）时间，吞噬工程师的大量工时。所谓工作流缺陷，就是执行工作过程中出现的各类异常。比如：周二就需要的数据，周四才拿到；上游团队交付给下游的数据有误，项目只能停工等待修正；工具发生变更，相关人员却不熟悉新工具操作；bug 描述信息模糊，调试工作被迫暂停，直到信息澄清为止。类似例子不胜枚举。

工作流缺陷来源于业务变更、日益增长的复杂度，以及长期的忽视。尽管我们频繁碰到这类问题，却很少从根源修复，导致问题反复出现。对于芯片产品本身，我们会做根治处理；但对于工作流程，我们却没有同等对待。在搭建开发流程时，我们只会考虑阶段、里程碑与集成节点，像建筑设计师一样勾勒框架之后就直接开始产品开发，属于典型的 “先开枪，再瞄准”。

我曾经负责一款全新 NAND 器件的硅后设计团队。各个职能部门都安排了专人待命，所有人都翘首期盼首批晶圆送到实验室。无论昼夜、不分工作日周末，我们制定好计划，晶圆一到货就立刻启动测试验证。

晶圆终于送达，我们迅速投入工作。每天早晨开会对齐优先级，因为无论前期规划多么完善，首颗样片阶段总是状况不断。项目进展一度顺利：芯片能够正常运行，闪存单元可以完成读写、擦除操作。我们开始落地硅后阶段规划的各项功能，为产品工程增加更多测试项。硅后设计的目标，就是让产品工程与晶圆厂进入关键路径；项目进展印证，设计工作正按既定目标推进。接下来我们需要攻克良率问题，推动量产爬坡。

到了计划冻结改动的节点。原定计划是：完成晶圆级数据采集，对所有改动项进行验证确认，关闭版图变更，运行 ERC、DRC 等后端流程，最后把数据库交付给掩膜版工厂。

然而计划没能落地。项目主管来到我的工位，追问我们为什么第一次改版（stepping）就延期。团队长期加班，无数夜晚与周末扑在项目上，但我无法给出清晰的理由，连我自己都不知道到底是什么环节拖慢了进度。

于是我启用了之前担任新产品导入（NPI）负责人时用过的一套方法。当年依靠这套方法，我们将交付批次周期从历史最优的 35 天压缩至 22 天。我参照工厂工艺流程图的方式，绘制设计工作流图谱，试图找出原本 5 周的计划，为何会延期三周。作为项目负责人，那段日子并不好受，整个组织的目光都聚焦在我们团队，也落在我身上。

图谱分析结果显示：硅前验证流程，并不适配硅后阶段的节奏。在硅前阶段，各个里程碑之间间隔长达数月，一轮完整数据迭代周期 7 天完全可以接受。项目末尾我们还要执行三轮验证，光是这部分就需要 21 天。

我们重新设计工作流程来追赶进度。我向团队提出目标：把一轮验证迭代缩短至 3 天。根据测算，只有达到这个指标，才能实现 5 周的总周期。我至今还记得当时团队成员的表情，他们大概觉得我异想天开。但我们咬牙推进。首要原则：自动化，持续推进自动化。取消仿真数据与硅片数据的人工复核环节；与硅前协作团队协商，调配性能最强的服务器用于仿真，并且借用他们大部分软件许可，支撑最终验证冲刺。我们还完成十余项其他优化，最终将验证迭代周期稳定到 3.5 天。后续几轮改版持续打磨这套流程，在此之后的连续十次改版，我们都能准时在 5 周节点交付，分毫不差。

表面上看，这只是一次普通的芯片工程问题。但仔细复盘就能看清本质：我们掌握芯片测试、模拟设计、逻辑设计、数据通路设计、物理版图，也懂得如何拆分数据库供给掩膜厂。我们欠缺的，是对工作本身进行设计，让整套任务可以在 5 周周期内闭环。在 5 周的周期约束下，数十处工作流缺陷阻碍项目推进。消除这些缺陷，直接将验证周期缩短一半。

在职业生涯后期，消除开发流程中的缺陷成为我的核心工作，以此支撑固态硬盘（SSD）业务规模扩张。自那以后，我绘制了数百份类似工作流图谱，覆盖 PCB、可靠性测试、ASIC 设计、固件开发、封装、产品生命周期、客户工程、市场、财务与供应链等各个领域。芯片产品开发本身错综复杂，并且持续迭代变化。

工作流缺陷，是芯片产品交付、研发组织扩容过程中的隐形瓶颈。在复杂且持续变化的环境中，研发工作难度不断上升，如同芯片产品本身。持续增加的复杂度与业务变动渗入工作流，拖慢团队效率，消耗本就紧张的资源。

我的建议：像工程师设计产品那样，去设计你的工作流程。目标明确、功能完备、同步协同、快速迭代。

别让隐形瓶颈，白白消耗你无法挽回的时间。