英伟达扩展CUDA‑Q，面向容错量子系统

英伟达为开源 CUDA‑Q 量子计算平台新增CUDA‑Q Logical编排层，用于开发与测试容错量子应用。该公司表示，这项技术旨在帮助研究人员处理逻辑量子比特，更快评估完整量子系统架构。

对于EEPW的读者而言，此次迭代意义重大。目前，量子软硬件开发者不再满足于物理量子比特的演示，容错架构正成为行业焦点。同时，它也为欧洲量子处理器（QPU）厂商与系统开发者提供又一套开源平台，用于对比不同架构、纠错方案以及硬件资源需求。

CUDA‑Q 面向逻辑量子比特开发

容错量子计算依靠由多个物理量子比特编码而成的逻辑量子比特，以此克服计算错误，支撑材料研发、药物发现、金融建模等领域的大规模运算。

CUDA‑Q Logical 允许研究人员对量子算法、纠错码、硬件架构、量子处理器组件进行建模与编排，目标是找出效率更优的系统配置。

“量子计算正迈入逻辑量子比特时代，研究人员需要一套开放、可定制的平台，能够完整表征容错系统的全部特性。” 英伟达量子事业部副总裁兼总经理蒂莫西・科斯塔表示，“新增的 CUDA‑Q Logical 带来强大的灵活性，无论量子比特类型与硬件架构如何，都可以探索全集成、协同优化的系统，大幅缩短实用化量子‑GPU 超算的落地周期。”

该平台的早期用户包括费米国家加速器实验室、Infleqtion、IQM Quantum Computers、QCDesign、Quantum Motion 以及桑迪亚国家实验室。

Iceberg Quantum 也利用该平台为 Diraq 的硅自旋量子比特搭建容错架构模型。仿真结果显示，实现 1000 个逻辑量子比特大约仅需 15 万个物理量子比特，相比 Diraq 此前的预估规模缩减约 90%。

费米实验室大幅压缩开发周期

费米国家加速器实验室借助 CUDA‑Q Logical 评估物理量子比特资源需求、程序运行时长以及各类量子纠错方案。据英伟达介绍，该实验室将容错架构的开发工作流从约 5 个月缩短至 3 周，性能提升 7 倍。

“容错量子计算是解锁全新科学发现的必经之路，但这要求研究人员对算法、纠错机制、系统架构和硬件开展协同设计。” 费米国家加速器实验室首席技术官、超导量子材料与系统中心主任安娜・格拉塞利诺说道，“借助 CUDA‑Q Logical，我们团队仅用三周就完成各类资源组合的验证；如果依靠搭建专用基础设施，这项工作通常要耗费五个月时间。”

QUOPS 基准测试纳入 CUDA‑Q

英伟达还新增支持QUOPS。这是桑迪亚国家实验室开发的开源、硬件无关基准测试工具，用于衡量容错量子计算向实用化演进的进展。

桑迪亚已经发布谷歌、IBM、Quantinuum 多款量子处理器的首批 QUOPS 测试结果，该基准的参考实现现已集成至 CUDA‑Q。

CUDA‑Q Logical 现已在英伟达 CUDA‑Q 的 GitHub 代码仓库对外开放。