重新定义2nm以下制程的工艺

核心要点

1. 2nm 以下制造节点正在模糊传统工艺边界。尺寸持续缩小、工艺裕量不断收紧，使得测试、量测、检测与制造之间的依存度越来越高。

2. 灵敏度提升同时也带来更多噪声。先进检测设备可以检出数百万个潜在缺陷，区分无害的工艺波动和那些会影响良率、可靠性、性能的真实问题变得愈发困难。

3. 数据需要在芯片全生命周期内双向流转，以便在需要时据此采取对应处理措施。

随着晶体管持续微缩，半导体制造原本相互独立的工艺边界开始变得模糊。工艺敏感度不断上升，可用于抵消各类问题的设计裕量几乎消耗殆尽。

在这样的尺寸尺度下，单个原子的改变就足以影响芯片行为。即便是力度温和的晶圆探针，也有可能损伤薄化衬底上的氧化层或者通孔。工艺波动会造成量测环节出现误报错；去除牺牲材料后残留在芯片上的纳米级颗粒，就可能让造价高昂的多芯粒堆叠组件直接报废。

“业界已经从直接探测芯粒，转向使用牺牲测试焊盘，就是为了避免损伤后续用于键合的微凸点。” 西门子 EDA（原 Mentor Graphics）汽车 IC 解决方案总监李・哈里森表示，“现在混合键合技术得到大量应用，这项技术前景广阔，但混合键合完成之后，根本无法在不破坏结构的前提下做探针测试。我们看到部分客户选择先完成晶圆键合，再开展测试，原因就在于如今裸片和晶圆做得极薄。”

在旧工艺节点，制造流程留有充足裕量，可以容忍这类问题。衬底厚度更高、翘曲风险更低，器件结构也更加稳定。但进入 2nm 以下节点，为满足算力需求，单颗光罩尺寸裸片的晶体管数量已经不足以承载全部运算逻辑，大量芯片采用多芯粒组合架构。这会带来更高的热密度、更大的结构应力，同时衍生大量未知工况 —— 不同工作负载会对芯片产生差异化应力。与此同时，想要提升器件整体性能，所有结构都必须做得更小、更薄，也因此变得更加脆弱，形成大量相互交织甚至彼此矛盾的设计约束。

大型 AI 数据中心对这些问题有着深刻认知，这也是它们向冗余服务器集群架构演进的动因。新思科技多芯粒战略与 3D IP 产品管理总监罗布・克鲁格谈到：“制造缺陷难以完全避免，因此我们要构建冗余方案。现在更多采用集群冗余，而不是单条链路或者 3D 互连内部的冗余。一旦出现故障，影响的可能是一大批单元，而不只是一处点位。多芯粒产品就必须在集成之前完成裸片测试，集成之后再复测。目前已经有相关标准提供支撑，并且在每颗裸片内部部署分层测试服务器正成为行业常态。可以在封装前测试、封装后复测，出现故障还可以依靠冗余机制完成封装修复。这套方案对 UCIe 通用芯粒互连接口以及各类 3D 互连架构都适用。”

这相当于把裕量从封装内部的单颗裸片层面转移出来，支持算力资源热插拔。颇具讽刺意味的是，这套思路几十年前诞生于大型机与小型机，用于缩短停机时间，但随着 Windows NT 与各类 Unix 廉价服务器普及，该方案在 90 年代基本被弃用。

误报难题

特征尺寸缩小带来了廉价硬件的普及，但物理规律正在抵消部分成本红利。同一片晶圆的不同区域，即便执行完全相同的工艺，最终结果也会出现差异。这类工艺波动虽然大多可以预判，但会对过去不受影响的其他工艺环节产生连锁影响。

“晶圆上检测出来的缺陷数量暴增到数百万级别。” 应用材料旗下 Onto Innovation 业务拓展高级总监普拉萨德・巴奇拉朱表示，“设备灵敏度提升，在抓取关键缺陷的同时，也会把周边的正常现象、工艺波动一并识别为缺陷，这些都属于无效噪声。”

其他业内人士也持相同看法。proteanTecs 解决方案工程副总裁诺姆・布鲁沙尔指出：“先进工艺节点下，行业已经不能单纯依靠检测信号来判断哪些问题会带来电气层面的实际影响。2nm 及以下节点，潜在异常信号数量极其庞大，很多信号只反映局部工艺波动，并不会演变为功能失效或者可靠性故障。”

不存在单一的万能解决方案，需要多种技术手段协同工作，持续监控；每一项方案实施前，都必须评估它与其他方案之间潜在的相互作用。

“质量与器件健康监控的范式正在转变：我们不再追踪单一指标，而是采集大量数据点综合判断。” 布鲁沙尔说道，“工艺波动、温度、电压等单一指标异常，有可能代表超出边界条件，但也仅仅是正常波动，并非真实缺陷。设计复杂度提升之后，指向器件故障的线索越来越多，但区分无害波动和会造成运行异常的真实故障变得越来越难。必须看最终结果，看众多因素叠加之后，究竟会对实际逻辑电路产生怎样的影响。”

除此之外，会诱发缺陷的节点不断增多，产生的数据量已经超出传统云平台的分类与处理能力。想要理解海量数据，就必须做抽象提炼。

“行业研发模式正在摆脱反复试错迭代，转向虚拟化技术路线。” 泛林半导体（Lam Research）Semiverse Solutions 企业副总裁、首席 AI 官大卫・弗里德表示，“虚拟化、建模仿真与优化工具大量投入使用。我相信，面向这些先进节点推进量产的器件结构与技术，相比过去会拥有更好的鲁棒性。希望这可以避免量产后期出现颠覆性重大问题。当然新工艺量产爬坡本身挑战巨大。单项工艺的波动依旧棘手，数百道工艺必须协同，还要把所有工序的波动全部纳入考量。过去的做法就是大批量流片，依靠量测与检测来描绘全部波动边界。但现在工艺复杂度极高，工序繁多，单纯依靠硬件流片，已经无法完整遍历全部工况空间。”

探测更深、范围更广、频次更高

这些并不是全新的问题，真正改变的是需要考量的因素的规模。

“翘曲现象本身已经被充分研究。” 布鲁克（Bruker）产品营销经理朱丽叶・范德米尔表示，“我们了解工艺，了解晶圆上生长的硅薄膜特性，可以预判会发生怎样的翘曲。但严重翘曲的同时，往往还会伴随微裂纹。”

想要找到这类裂纹，需要对多层金属结构做深度解析，通常会借助 X 射线衍射成像（也叫 X 射线断层扫描），观测、测量每道工艺节点下芯片或者封装内部的真实状态。

“器件层越来越薄，对精度要求随之提升。” 范德米尔解释，“真正的难点来自薄膜厚度、组分浓度，也就是薄膜生长工艺。生长过程中的温度控制，界面粗糙度会直接影响电阻沟道品质。这些都是我们的测量对象。前端工艺出现的微小误差，会一路传导至最终成品。客户需要确保工艺得到严格管控。工艺规格要达到埃米级别，对应的量测设备指标则要做到亚埃米量级。”

图 1：X 射线衍射成像可以在晶圆发生断裂之前，检出会引发毁灭性结构失效的缺陷。来源：布鲁克 Bruker。

这已经不只是制造环节各步骤相互重叠，而是整套从设计到制造，再延伸到现场服役的全链条被高度压缩。数据需要多向流动，打破传统部门壁垒完成分析；获取这些数据，需要更多种类的测试、检测、量测设备，同时配套基础设施完成海量数据筛选，实现实时处置。

西门子的哈里森表示：“现在我们看到多种测试方案并存。传统 ATPG 扫描依旧在整体测试策略中占据主导。面对数千个运算单元，可以用 ATPG 完成测试。但如果要做内核筛选复用，就会引入其他方案，比如内置自测试 BiST 或者其他功能测试，完成通道、互连资源的重新分配。与此同时，现场端测试的需求正快速增长。早在 2019 年我就规划过一套确定性片上系统测试产品，当时主要是汽车客户希望得到比逻辑 BiST 更高的测试质量。但反倒是数据中心行业深度接纳这项技术，他们依靠周期性现场测试保障硬件正常工作。通过这套手段开展预测性维护，不用盲目凭经验更换硬件，省下巨额成本。”

仅仅设置温度阈值、监控数据传输速率已经远远不够。我们需要一套分层机制，在制造与运行的每个阶段完成数据协同、解读、优先级排序，判断数据的最优使用场景。

proteanTecs 的布鲁沙尔谈到：“裕量监控代理（Margin Agents）可以回答比单纯温度监测更有价值的问题。它可以告诉我们芯片内部某一深埋功能域的实际安全余量，而不只是温度高低。在堆叠结构中，这一点至关重要。在叠瓦式或者垂直堆叠结构中，即便某一层内部本身没有变化，层间热耦合也会造成该功能域实际时序裕量衰减。相邻层级高温运行、局部自发热，都会造成上下层级时序路径丢失裕量。温度传感器只能提示温度升高，但无法判断升温是否真的带来时序风险。局部发热和裕量损失之间的关系，取决于受影响的路径、路径相对于高温层的布线方式，以及电路的工作电压。”

这类问题有可能只影响晶圆上的单颗裸片，也可能波及整片晶圆或者整套先进封装。

PDF Solutions 首席执行官约翰・基巴利安说：“晶圆在代工厂完成测试时，并不知道这些芯片后续会送往哪里做封装、组装与复测。系统需要知道物料流转路径，实现尽量减少人工介入。目前行业还没有很好地实现这一点，也就是我们所说的编排层。类似低代码 / 无代码的应用连接方式。PLM 产品生命周期管理、ERP 企业资源计划、MES 制造执行系统，工程数据、良率数据，以及设计自动化信息都需要打通，减少人工干预，让 AI 可以自主做出合理决策。”

结语

裸片特征尺寸越小，封装集成度越高，要管控的变量就越多。进入 2nm 以下的每一代工艺节点，更充分的测试、更高的精度，掌握芯片及封装表面与内部的完整信息都不可或缺。除此之外，每一道工艺都要实现数据互通，充分理解本步骤会对其他工序带来的影响。过去测试、量测、检测相互独立的边界已经消失，现在大量步骤相互交织，既需要单独评估每一环，也要从整体视角综合考量。