阿斯麦与台积电的 12 英寸光掩模计划：技术层面的重大意义

阿斯麦（ASML）与台积电（TSMC）计划从 6 英寸光掩模切换至 12 英寸，意在重新设计先进半导体制造中一个关键却常常被忽视的环节。光掩模是承载电路图形的精密基板，光刻机将掩模上的图案投射到硅晶圆上。在极紫外光刻（EUV）工艺中，13.5 纳米光线从多层掩模反射，经过光刻机投影光学系统，把图形刻印到光刻胶上。因此，掩模的品质、尺寸、平面度、缺陷管控以及图形定位精度，会直接影响良率与生产效率。

该计划与高数值孔径极紫外光刻（High‑NA EUV）深度绑定。数值孔径决定光学系统的集光能力以及图形分辨精度。阿斯麦 High‑NA 平台将数值孔径从传统 EUV 的 0.33 提升至 0.55，能够实现更小的刻印图形，减少成本高昂的多重图形化工艺步骤。但 High‑NA 光学采用变形成像：扫描方向与非扫描方向的图形缩小倍率不一致。该设计可以控制反射镜体积，但会压缩现有 6 英寸掩模能够提供的有效曝光视场。

有效视场缩小，对大尺寸芯片形成现实制约。如果芯片设计超出曝光视场，光刻机就需要分多区域曝光，并在晶圆上将多块图形 “拼接” 在一起。拼接工艺虽然可以实现大尺寸处理器（尤其是 AI 加速器）的制造，但会增加设计规则、套刻对齐要求、工艺复杂度，同时在拼接接缝处带来潜在良率风险。12 英寸掩模拥有大得多的图形面积，更大的掩模规格可以恢复甚至扩大可用曝光视场，减少拼接需求，实现更多裸片或者更大尺寸裸片的高效曝光。

产能方面的价值同样关键。光刻机是先进晶圆厂内成本最高、对产能最为敏感的设备之一。更大的掩模可以承载更多曝光内容，减少掩模切换、工件台移动以及部分版图所需的曝光序列次数。每小时晶圆产出得到提升后，光刻机的折旧与运行成本可以分摊到更多合格芯片上。即便 High‑NA 设备资本投入极高，依旧可以实现单晶体管成本下降。

但这次切换绝非简单的尺寸放大。12 英寸 EUV 掩模需要全新的掩模坯、基底、反射涂层、吸收层、图形写入设备、检测系统、清洗设备、传输机器人、掩模薄膜（pellicle）、存储容器以及光刻机适配接口。更大的掩模重量更高，维持平面度难度加大；微小形变或是颗粒污染物，都会在大量晶圆上造成系统性缺陷。整套量测与物流链路都必须满足纳米级公差。这也正是阿斯麦与台积电要在量产前数年就发起全行业联合计划的原因：没有任何一家光刻机厂商、晶圆厂、掩模工厂或者材料供应商可以独立完成这套新标准。

公布的时间规划也体现出这套系统工程的难度：台积电计划自 2030 年起，将 High‑NA EUV 导入先进工艺大规模生产，初期继续沿用现有的 6 英寸掩模。两家合作方目标在 2031 年建成 12 英寸掩模试验线，2033 年实现可量产的 12 英寸 High‑NA 光刻工艺。这种分阶段方案，把新光学系统落地与全新掩模基础设施升级解耦，规避两项重大变更同时落地带来的风险。

对于芯片设计师，其收益体现在版图布局约束更少，可以更自由地设计大算力芯片；对于设备供应商，意味着要求严苛的开发路线图与全新市场机遇；对于各国监管与产业决策方，该计划凸显半导体产业领先地位，离不开高度集中的供应链开展协同长期投入。

总结：第一，该计划标志 High‑NA EUV 正在从分辨率验证实验，迈向工业量产平台； 第二，为 AI 驱动、层数更多的新一代晶体管架构做好技术储备； 第三，维护摩尔缩放的经济可行性：只有实现高良率、高吞吐，更小的工艺尺寸才有商业价值； 最后，该项目有望确立一套全新生态标准，带来巨大投资机会，同时进一步强化阿斯麦、台积电以及各专业配套供应商的战略地位。

因此真正的突破，并不只是一块尺寸更大的掩模，而是一整套协同配套基础设施，让下一代先进芯片能够实现大规模制造。