台积电先进工艺蓝图公布：从背面电源、HBM基座芯片到硅光子技术

台积电高性能计算业务发展总监李翔指出，人工智能（AI）计算能力的增长速度已超过单靠晶体管微型化所能实现的性能提升。台积电同时推进先进逻辑、后侧电源传输、HBM基晶、SoIC、CoWoS和硅光子学，将摩尔定律从单芯片扩展为完整的人工智能系统。 机构投资者乐观，指出工艺步骤和包装复杂度正在增加，嘉登、中厦、鸿苏、信云和万润等设备和耗材公司将首先受益。

在半导体先进工艺技术论坛上，李翔分享了台积电的先进逻辑技术蓝图，包括A14P、A12和N2U等技术。 其中，A14和增强型A14P以领先性能和能效著称; A12继承了A14，并引入了超级功率轨背电源技术，提高了高密度芯片的能效; N2U进一步扩展了N2系列，包括N2、N2P、A16和N2X，涵盖移动、高性能计算（HPC）和AI加速器等多种需求。

机构投资者指出，背面供电需要额外步骤，如临时粘结、晶圆薄化、背面清洁、蚀刻、金属沉积和精确对准，这会提高单片晶圆所需的设备和耗材价值。 在供应链方面，古鼎受益于极紫外光掩膜和晶圆载体的需求，使中沙能够抓住研磨、原料处理耗材和再生晶圆等领域的机会。 鸿苏和信云具备湿法和晶圆级包装设备能力，后续认证和订单进展值得关注。 先进工艺生产的持续扩展也将推动范轩、雅祥和新汇等工厂工程项目的需求。

面对内存壁，台积电在HBM Base Die中引入了先进的逻辑工艺。 李翔表示，采用N12技术后，HBM4基晶可降低45%以上功耗，带宽提升2.5倍;HBM5进一步采用N3工艺，将数据传输能耗降至每单位2皮欧焦以下，带宽提升2.5倍。这一转变意味着台积电的先进工艺应用将从CPU、GPU和ASIC扩展到HBM控制层。

李翔指出，SoIC的垂直互连密度是传统2.5D微凸点架构的56倍。到今年年底，预计超过11款主要客户产品将完成设计最终定稿，涵盖CPU和GPU领域。 机构投资者认为，SoIC产量的激增将推动清洗、混合结合、精密结合、热处理和检验设备的需求。

CoWoS平台持续扩大规模。台积电今年已将5.5倍光罩包装量产，目标在2028年前提升至14倍，2029年进一步扩展。 随着封装区域的扩展，RDL、介界面、基板和曲速控制的难度也在增加。

在硅光子学领域，台积电的COUPE平台通过三维叠加将电子芯片直接集成到光子芯片中。今年，一款200Gbps微环调制器（MRM）将进入商业量产阶段。