智能体AI的成功离不开完善的人工基础框架

在将智能体 AI 部署到芯片设计流程之前，工程师必须定义领域本体与智能体运行框架。底层基础引擎依旧至关重要。

核心要点

1. 长周期自主多智能体系统在过去一年取得长足进步，但完整设计流程层面仍存在短板。

2. 企业与客户已经开始看到正向投资回报，智能体带来的是设计能力阶跃式提升，而非小幅度迭代优化。

3. 为节约资源，工程师需要定义特定领域的本体（结构化知识、关联关系与概念），同时搭建智能体运行框架—— 即围绕大模型构建的软件基础设施，包含工具集、记忆模块、执行循环与安全约束护栏。

圆桌访谈嘉宾

半导体工程网组织圆桌会谈，探讨智能体 AI 用于芯片设计的最新进展与现存挑战。参会嘉宾包括：楷登电子验证软件产品管理高级总监 Matt Graham；Alpha‑Design‑AI‑ChipAgents 业务拓展与战略合作负责人 Harrison Balistreri；是德科技高级总监兼产品组合经理 Alexander Petr；西门子明导 EDA AI 产品负责人 Sathish Balasubramanian；新思科技 AI 产品管理执行总监 Anand Thiruvengadam。本次闭门圆桌会议于近期设计自动化大会（DAC）举办，下文为访谈节选。

SE（采访方）：过去一年智能体 AI 能力发生巨大变化。一年前行业普遍认为：“智能体 AI 在这些场景可用，但做不了那些任务。” 如今，过去认为几乎无法完成的任务，例如全流程设计，已经可以做到一定程度。必须由人工介入的环节正在不断缩减。各位如何看待芯片设计行业当前所处阶段？

Balasubramanian：对比去年，我们讨论更多的是不同设计流程、子智能体之间的编排调度。客户也逐步理解这项技术。前端设计自动化程度大幅提升，主要覆盖 RTL 代码生成、签核、调试，业界都在搭建子流程智能体。最终目标是实现端到端一键式流程：输入规格文档，直接输出 GDSII 版图，完成芯片交付。但目前我们尚未达成该目标。不过客户已经在量产项目中，针对大量人工操作的痛点场景落地智能体 AI，很多细碎人工任务已经借助智能体实现高度自动化。

Balistreri：我们取得了不小进展，但想要拿到实际收益，智能体 AI 的部署方式至关重要。我们重点研究全流程自主输出结果，并且已经在特定工程流程中落地。可以理解为基于多智能体集群，实现一键式验证覆盖率收敛。这和去年的单点加速模式完全不同 —— 去年是一个智能体负责一件事，通用化调用云端流程。想要真正实现全流程自主运行，需要多层能力支撑：需要组织业务上下文；需要理解客户自身的工程流程，把智能体能力映射到客户现有流程；还需要一套面向芯片设计任务深度调优的智能体运行框架；再将大模型与这套框架协同优化，实现流程高效运行。这里也顺带提到关键错误问题：一套完全自主的全流程系统，必须确保不会引入致命错误。我们当前已经可以实现无致命错误的全流程自主输出，但实现难度很高，需要和每一位客户深度对接完成流程映射。

Graham：今年 DAC 大会上，有一点和去年保持一致，也让我倍感振奋：EDA 领域初创企业生态十分活跃。几年前该赛道创业公司寥寥无几，现在的局面非常好，对整个行业、技术创新都有积极意义。EDA 行业历来就是这样发展壮大：既有大厂内部技术迭代，也离不开初创公司的贡献，无论初创企业是依靠技术推动行业进步，还是被大厂收购整合，都有其价值。很高兴看到这一趋势延续。 再看变化点：去年我们讨论智能体 AI 几乎只聚焦前端，例如 RTL、测试平台等。这些方向固然持续进步，但如今智能体 AI 已经进入模拟混合信号、全定制设计、数字实现，甚至电路板与封装领域。去年的一键流程大多局限于前端；今年我们更多探讨真正的端到端流程，还拓展至多物理场仿真，不再局限于 IC 芯片本身，不再只处理 0‑1 数字逻辑。整个行业都在向前演进，智能体 AI 正在渗透完整的芯片‑系统全流程。

Petr：最大的转折点出现在今年 2 月，OpenAI 发布推理框架，自此行业开始讨论超级智能体、智能体集群。去年我们的思路是打造单个智能体，去理解特定垂直领域，但这种方案耗时巨大，需要把工程知识适配到框架中。就目前观察，大量工作依旧集中在数字领域，该领域以代码为基础。智能体写代码的能力极其出色，天生擅长 Python。但一旦进入大量依靠 UI 界面、鼠标操作完成工作的领域，智能体就会遇到瓶颈。 承接 Matt 的观点，我们现在正在推进多物理场相关能力，希望把全套核心仿真技术、各类工程密集型任务之间的衔接逻辑全部打通，最终交付多物理场封装解决方案。从资本开支与投资方向来看，当下行业热点集中在多芯片技术、AI 算力栈、光电子。芯片不再是单颗器件，单芯片已经很难继续扩展，摩尔定律在此趋于平缓，性能提升要依靠系统集成。如何打通实现集成的各个技术环节，是当下最大难题。 现在已经出现不少超越 RTL 层面的设计智能体。过去运行速度极慢的底层引擎，借助 AI 技术获得赋能，可以在之上叠加智能体，接入智能体框架。但行业还没有定论：未来是大一统的单一超级智能体，还是多套框架并存。大量厂商、初创公司都在争夺超级智能体与框架的行业主导地位。如果问明年会发生什么，行业会迎来一轮认知觉醒：最终是出现一套标准，还是多套方案共存，或是各家企业自建体系。

Thiruvengadam：站在全行业视角，多重趋势正在同步发生。数年前开启的多项技术趋势正在显著加速。微软、英伟达以及众多生态伙伴，已经夯实四项关键技术，为本圆桌讨论的各类创新提供底层支撑，EDA 厂商也充分利用了这些基础。今年是关键节点：任务级自动化已经成熟，工作流自动化也表现亮眼。更重要的是，长周期智能体工作流、AI 系统已经从概念走向现实，已经得到验证。这对整个行业意义重大，我们可以在人工设定的安全护栏之内，实现最低人工干预的全自主任务执行。安全环境下运行的端到端工作流已经落地，这是一次重大演进。 第二点体现在业务价值层面。技术本身固然亮眼，长周期智能体工作流已经成为现实，但业务侧的收益也逐步显现。去年我们还只看到验证等少数特定领域的初步收益、早期试点。如今客户已经在更广范围拿到实际收益，覆盖验证、设计实现，模拟领域同样有所收获。系统层面，结构仿真、共模瞬态分析、热仿真场景，客户都拿到实实在在的业务提升。 依托长周期运行能力，已经不再局限于单点任务自动化。复杂端到端流程交由长周期智能体系统运行，能够实现预期收益：生产力大幅提升、软件质量改善。技术在进步，业务价值同样落地，客户已经拿到正向投资回报。

SE：工程师在部署智能体之前需要完成哪些准备？在芯片设计前期，使用工程师熟悉的 EDA 工具前提下，整套流程发生了哪些改变？

Balasubramanian：本体是工程师当下最核心的工作，也是大家投入时间最多的环节。有了智能体，工程师不再纠结脚本编写与基础自动化，更多思考设计与架构：“还可以如何优化架构？” 工程师更多思考 PPA（功耗、性能、面积）约束、各项指标，明确所处业务领域，梳理希望智能体处理的全部参数。 既然谈到长周期智能体、集群智能体，工程师就可以交给智能体与大模型驱动的自动化工具去探索设计空间，为项目找到最优结果与最佳投入产出比。工程师最重要的起点，是清晰完备的领域知识，不要被过往设计里习惯性增加余量的思维束缚，要思考真正决定设计成败的要素，以及该设计在更大系统中的定位。完成以上准备之后，剩下的就是如何驱动智能体 AI。已经有部分企业借此拿到巨大收益。智能体不再只是迭代式小幅优化，而是带来设计实现能力的阶跃提升。

Thiruvengadam：谈及人的角色，有两点不会改变：第一，由人定义设计意图，也就是输出规格文档，这依旧是工程师的核心工作。第二，面对能力强大的自动化工具与长周期智能体，工程师需要投入大量精力做可验证性设计，对输出结果做有效性校验。这两大职能不会消失。 可以明显看到工程师的工作重心向可验证性转移，这也直接影响整套系统的架构设计。可验证性的实现方式有很多种，直观易用的用户体验至关重要，输出结果要便于工程师理解核验，否则就无法落地。智能体流程在设计之初，就必须配套合理检查点、用户交互界面，保证易用性。不能只是输出冗长报告，让工程师无从下手。智能体输出的结果，必须方便人类快速核验确认，否则就会制造出新的效率瓶颈。

Balistreri：我的视角略有不同。如果智能体产出的所有结果都需要人来核验，那就谈不上真正自主运行。这也是绝大多数智能体与流程当前投资回报不及预期的根源。想要实现自主运行，工程师在部署我们这类方案之前，就必须能够信任流程输出的结果。校验关卡不能后置到流程外部。 如果只是调用通用大模型，把现成大模型接入方案来驱动智能体，那么智能体循环中只有非常浅层的感知能力，完全沿用 Anthropic、OpenAI 的原生逻辑。我们将可信机制内置到智能体循环内部，从零重构智能体循环，做到 100% 规避特定类型的致命错误。部署智能体之后，可以确保它不会产出某一类错误。 举个例子：覆盖率模型中的豁免审批。我们发现很多普通智能体会错误地执行覆盖率豁免，带来巨大人工复核负担。台积电一家头部客户反馈，初级工程师使用 Claude 代码模型时，会产出大量 AI 生成的低质量内容，伴随各类错误。 问题不止于此，还关乎运行框架与智能体循环本身。在我们全流程自主覆盖率收敛方案中，校验逻辑直接固化在智能体循环内部，禁止错误豁免覆盖率仓、禁止判定覆盖率永远无法收敛等问题。

Thiruvengadam：我完全认同。如果目标是完全自主的长周期系统，自校验能力就必须内置在框架编排循环内部，这点没有异议。但关键在于，长周期系统的大规模落地尚处于早期。可验证性环节依旧必不可少。我并不是说黑盒式端到端全自主流程，还要保留大量繁琐人工检查点。即便我们已经验证过全自主验证流程、调试流程、设计实现流程，工程师依旧需要关键检查点，因为信任尚未完全建立。未来随着技术成熟，有希望逐步取消大部分护栏，只保留少量离散、低频的检查节点。

Balasubramanian：这就体现出本体的价值。覆盖率豁免本身是行业长期就有的操作，并不是新鲜事物，我们只是希望帮助客户更快完成。这也是流片项目的核心诉求。本体的一大课题，是如何把运行框架和全流程的已有本体打通，而不是局限在单一环节。举个例子，某一条验证流程有覆盖率，但独立 IP 团队还有自己的工作，持续产生新数据与修改，必须拿到全局视图。本体至关重要，不能只覆盖单一领域，需要覆盖所有相关关键业务域，同时打通下游流程。 谈及 AI 生成的劣质输出，我们内部叫 “设计垃圾”。即便是验证场景，挑战也不止人工核验。底层基础引擎依旧不可或缺。客户拿到 10 种场景，工程师基于领域知识筛选出 5 种，但这 5 种场景仍然必须送入底层引擎完成签核，因为大模型本身不具备确定性。即便增加护栏、技能集，一旦向下走到芯片硅片层面，就必须依靠底层工具。工程师负责收敛筛选场景，之后交由签核引擎完成数学层面的精确校验，保障芯片不会失效。归根结底，芯片必须能够正常流片。

Graham：必须反复强调，底层基础引擎依旧具备强确定性、数学精确性。芯片失效代价太高，因此我们离不开底层引擎。无论是验证、设计实现、模拟仿真，还是板级与封装的信号完整性，AI 与底层引擎之间的集成耦合至关重要，这也是前期准备工作的核心部分。 换一个角度，对比去年，部署 AI 之前的另一项明显变化：令牌消耗预算，已经成为所有客户的一项重要成本项，想必其他企业也是如此。