RISC‑V 十六周年 从模块化指令集到标准化平台

RISC‑V 已经从伯克利大学的研究架构，发展成为一套覆盖嵌入式控制器、应用处理器、加速器以及新兴服务器领域的全球指令集标准。它最核心的技术特质不只是开源开放，而是严谨的模块化设计。四项已正式获批的基础指令集架构：RV32I、RV64I、RV32E、RV64E，搭建起完整的非特权编程模型，具备不同地址位宽与整数寄存器数量。各类扩展在此基础上复用叠加能力，例如乘法、原子操作、浮点运算、压缩指令、向量、虚拟化等。这种拆分设计，让芯片设计方可以做处理器定制化，而无需重新定义通用语义，也不用重建软件生态。

这种灵活性受明确的编码规则约束。RISC‑V 国际组织划分了标准编码区间与保留编码区间，同时永久划出自定义编码区间供厂商实现自有特性。厂商自定义指令只要放在自定义编码区间、遵循规范标识，就是合规实现；如果占用标准或保留区间，则属于不合规实现。这套规则区分了架构多样性（不同处理器解决不同场景问题）与架构碎片化（相同功能采用互不兼容的实现方案）。

该架构定义执行环境内的 hart（硬件线程），而不是强制规定具体微架构。执行环境管控初始状态、内存属性、输入输出、中断、异常以及环境调用；Linux 用户 ABI 就是典型例子。特权模式同样采用分层设计：用户模式、监管者模式、机器模式、虚拟用户模式、虚拟监管者模式清晰隔离；虚拟机管理扩展提供两级地址转换。因为规范不强制要求必须存在更高特权级别，特权功能可以通过陷阱捕获与软件模拟实现，不会出现架构层面的虚拟化漏洞。

向量处理充分体现 RISC‑V 的可扩展能力。已获批的 RVV 向量扩展包含 32 个向量寄存器，硬件实现可自主选择 VLEN 向量寄存器长度，现有实现从 32 比特到 16384 比特不等。向量长度无关软件可以动态探测硬件可用向量长度，同一份二进制程序无需重新编译，既可以运行在窄位宽嵌入式数据通路，也可以充分利用大位宽加速器数据通路。LMUL 寄存器分组机制支持混合位宽运算，减少指令数量。业界正在研讨矩阵相关方案，通过向量点积、矩阵功能单元、矩阵引擎或者矩阵‑向量混合引擎对现有向量模型进行扩展。

Profile（配置集）把模块化能力转化为稳定可靠的软件目标。RVA 应用处理器配置集定义一套基础指令集，搭配强制扩展项与精选可选扩展项，给操作系统和二进制发行版提供可预期的最低硬件能力基线。2024 年 10 月正式发布的 RVA23，强制要求向量与虚拟机管理能力支持，高性能向量密码学作为本地化可选功能。

• 开发预览选项：预示未来可能升级为强制要求的特性；

• 扩展选项：面向高成本、可动态探测的硬件单元，例如矩阵引擎；

• 过渡选项：未来可能移除；

• 本地化选项：适配不同地区法规要求。

小版本迭代只新增可选功能，不新增强制要求，保证同一个大版本内兼容性。

指令集之上的配套标准共同搭建完整平台。RISC‑V 服务器规范，将 RVA23 处理器和高级中断架构、PCIe、IOMMU、UEFI、ACPI、可信平台模块 TPM、UART 串口以及成熟的 BMC 管理协议结合在一起。规划中的 RVM 配置集与子系统，将同类标准化思路应用于高性能微控制器，包含高速中断、嵌套物理内存保护、安全机制、调试与追踪功能。 现有安全机制包含 PMP 物理内存保护、监管者域、IOMMU 协同、密码学、数据无关时序、控制流完整性、指针掩码，以及 RISC‑V Worlds 机制。该机制给总线事务打标签，实现多个互不信任的隔离安全域。

报告同时澄清部分性能认知误区。变长指令通过 2 比特编码标识指令长度，相比 x86 简化解码逻辑，同时兼顾代码密度与编码表达能力。RISC‑V 把比较运算与分支指令合并，硬件实现并非必须依赖指令融合（指令融合仍为可选特性）。新增的优化指引选项进一步对齐软件与微架构：Oilsm 提示编译器优先由硬件处理非对齐标量与向量访问；Ovlt 提示向量执行单元基于动态 VL 向量长度做优化，而非依赖减小 LMUL 分组系数。

意义解读

这套架构依靠多方协同而非单一厂商掌控，实现跨场景扩展。RISC‑V 拥有约 200 项扩展，看似复杂，但 Profile 配置集避免通用软件面对无数种随机组合；可复用扩展减少重复架构设计工作。差异化需要的地方保留自定义能力；二进制兼容性要求高的地方，由标准化 Profile 与平台规范做约束。 因此 RISC‑V 并不是某一款开源处理器实现，而是一套开源指令集与平台框架，既可以支撑高度专用的硬件，也能够承载庞大、可持续演进的软件生态。