超越摩尔：从系统到材料的 AI 协同优化

核心要点应用材料公司系统‑材料（STM）事业部副总裁 Subi Kengeri 分享《AI 系统解决方案中的系统‑技术协同优化》。

在 2026 年 8 月 11‑12 日举办的 OCP 亚太峰会上，应用材料的 Subi Kengeri 提出：人工智能是半导体行业最大的转折点。AI 市场需求正在推动行业向着万亿级美元年收入规模迈进，但这场主题演讲传递的核心观点比市场增长更值得关注：仅依靠传统工艺节点微缩，已经无法支撑算力所需的性能提升。下一发展阶段，行业将受限于能耗、互连、封装复杂度，以及整个产业生态将材料创新转化为可量产系统的速度。

优化的矛盾已经显现。在最新几代 AI 加速器产品中，依靠工艺微缩、先进封装与全新架构，单位性能成本大约降低至原来的 1/3；但与此同时，AI 服务器功耗却提升至原来的 3 倍。资本投入属于一次性支出，而电费与散热成本会贯穿设备的整个生命周期。因此，由电容、电压、频率和物理实现方式共同决定的能效性能，成为决定性衡量指标。该主题演讲提出一个宏大目标：到 2040 年，将能效性能提升一万倍。

要实现该目标，逻辑、内存与系统集成必须同步创新。全环绕栅极（GAA）晶体管可实现约 30% 功耗降低、15% 性能提升；背面供电技术能够将密度提升 30%、性能提升 10%。高带宽内存（HBM）可将带宽提升数个数量级；垂直晶体管与 3D DRAM 有望带来进一步的效率增益。先进封装起到连接枢纽的作用：报告预测，I/O 密度最高可提升 1000 倍，每比特能耗降低 90%。

这一技术变革，让异构集成成为工艺微缩的新前沿。2000 年代的服务器处理器通常仅包含 1 颗裸片，硅面积约 100 平方毫米，封装复杂度系数为 1。如今的 AI GPU 可集成 118 颗裸片，封装复杂度系数接近 32000。未来的系统级封装（SiP）设计，裸片数量或将超过 400 颗，复杂度系数可达 600000。这类系统集成逻辑堆叠、内存堆叠、硅 / 玻璃中介层、桥接芯片、硅通孔 / 玻璃通孔、嵌入式无源器件、重布线层以及共封装光学器件。

互连长度直接决定带宽与功耗。微凸块可实现每平方毫米不足 1000 个 I/O 接口，每比特能耗低于 0.5 皮焦。混合键合以高密度铜‑铜界面替代长距离焊料连接，I/O 密度可从每平方毫米 10000 个向 100 万个演进，同时将单比特能耗降至 0.05 皮焦以下。规划中的未来平台融合 HBM 混合键合、3.5D 芯粒堆叠、大型中介层、桥接芯片、无源器件、面板级工艺、玻璃基板以及光互连。

如此量级的复杂度，无法依靠器件、封装、系统的顺序式优化解决。系统‑技术协同优化（STCO）打通微观工艺模型、先进衬底模型、封装与系统仿真以及裸片边界行为仿真。电子设计自动化（EDA）是核心引擎，必须同步求解热、力学、信号完整性与功耗效应。共封装光学器件体现出扩展工艺设计套件（PDK）的必要性：装配与封装成本可占工艺总成本一半以上，装配、封装加测试合计占比甚至超过 80%。

对于超大规模云服务商，上述技术变革改变了优化边界。封装架构、散热拓扑、供电损耗、可维修性与工作负载部署必须协同评估，不能割裂在不同组织部门。衡量指标从单晶体管成本转变为有效功能成本。开放接口至关重要：它可以实现多家供应商的芯粒完成认证、组合与升级，且不会牺牲系统性能与可靠性。

总结：该主题演讲的收尾提出一套与 OCP 理念高度契合的产业生态议程。行业需要面向特定工作负载的模块化芯粒架构；能够暴露新型失效模式的快速原型载体；可测试性设计方法；可互操作的数据格式与互连协议；清晰的供应链权责划分；以及已知合格裸片（KFD）标准。 应用材料将其 STCO 平台、可复用芯粒原型载体、参与 UCIe、OCP/OCE 组织以及 EPIC 创新中心作为生态协作载体。这套模式联动高校、材料供应商、设备厂商、晶圆厂、EDA 厂商与系统厂商，目标是将创新周期压缩一半。 战略结论十分明确：AI 领域的技术领先，不能仅仅依赖更小尺寸的晶体管，而要把材料、器件、封装、散热、供电以及软件可见架构作为完整整体进行协同优化。