新思科技与英特尔代工协同落地 Intel 14A 全系统级芯片设计方案

新思科技（Synopsys）与英特尔代工（Intel Foundry）扩大战略合作，打通先进制程、量产级 EDA 工具、硅 IP、多物理场仿真、多裸片集成全链路，加速客户落地 Intel 14A 工艺。本次合作在 2026 国际设计自动化大会（DAC）正式对外发布，突破传统单一制程适配范畴，迈向系统协同设计。双方目标是帮助芯片研发人员将埃米级工艺技术优势，转化为人工智能（AI）、高性能计算（HPC）芯片可预测的功耗、性能、面积（PPA）指标、可靠性与流片周期。

Intel 14A 工艺基于 Intel 18A 技术底座迭代升级，搭载两大核心创新：第二代带状环绕栅晶体管 RibbonFET 2、全新 PowerDirect 背面直供电技术。PowerDirect 在英特尔上代 PowerVia 背面供电架构基础上优化，可将电源更直接输送至晶体管，实现电源走线与信号走线物理分离，大幅提升布线利用率。英特尔同步推出双倍高度睿频单元（Turbo Cells），设计人员无需在整个模块全部采用高功耗单元，仅在性能关键路径按需选用，精准提升驱动电流与工作频率。 英特尔测算数据显示，相较 Intel 18A：同等功耗下性能提升 15%~20%；同等性能下功耗降低 25%~35%；芯片集成密度最高提升 30%。上述性能提升幅度随业务负载、芯片实现方案存在差异。（来源：英特尔代工）

想要充分释放 14A 工艺潜力，设计工具必须打通晶体管、互连线、供电网络、封装、业务负载之间的耦合关联。新思科技已完成适配 Intel 14A、由 AI 驱动的芯片实现与流片签核完整流程认证，双方合作从设计工艺协同优化（DTCO） 延伸至全系统协同优化。整套流程依托 AI 辅助多方案探索，加速 PPA 指标收敛。新思主流工具环境中完整内置 Intel 14A 设计规则、寄生参数提取模型、时序特性、制造约束，大幅降低设计团队适配全新工艺的工作量。

背面供电、高密度异构集成让电学、热学、力学特性深度耦合，多物理场联合仿真的价值凸显。新思将芯片布局布线、流片签核与电源完整性、热仿真、电磁分析工具深度融合，工程师在流片前即可提前识别电压压降、电流密度超限、温度梯度、信号完整性劣化、封装耦合问题。前置仿真可避免局部优化（例如高密度布局、高频运行）引发整机其他区域功耗、散热失控。这套一体化设计方法能够有效减少后期改版，提升一次流片成功概率。

合作方案同时覆盖单片 SoC 向多裸片架构的技术迭代。新思 3DIC Compiler 为采用英特尔 EMIB、EMIB-T 先进封装的芯片提供从架构探索到最终签核一站式平台，配套完整功能：微凸点、硅通孔（TSV）前置规划、通用芯粒互联标准（UCIe）与高带宽内存（HBM）自动布线，跨裸片、硅桥、封装、供电网络的一体化多物理场分析。设计人员可同步协同优化信号完整性、热特性、电源完整性，不再将封装设计作为后置流程。该方案对 AI 加速器至关重要 —— 算力芯粒、HBM 堆叠、高速 I/O、专用功能芯粒需要在功耗、带宽双重约束下协同工作。

配套适配 Intel 14A 的接口 IP 与基础 IP 进一步完善客户落地支撑能力。完整 IP 产品规划包含 PCIe 7.0、224Gbps 高速串行收发器（SerDes）、USB4、嵌入式 USB，同时配套嵌入式存储器、标准单元库、输入输出单元库。经过工艺优化的预制 IP 能够缩短子系统开发周期，降低接口验证风险，让研发团队集中资源打造差异化算力架构。（来源：新思科技）

总结

本次合作并非零散工具的简单适配，而是搭建一套从硅片到整机完整落地体系：英特尔提供先进制程、封装工艺、制造产能、工艺设计套件（PDK）底层支撑；新思提供经过认证的 EDA 全流程、系统级仿真、多裸片设计工具、可复用 IP。双方协同可提前输出架构评估结果、提升 PPA 收敛可预测性、降低多芯粒集成风险，大幅缩短 Intel 14A 概念设计到可量产 AI/HPC 芯片的开发周期。