兆瓦级机柜之争:更多算力塞进单机柜，还是重新设计整体架构？

数据中心正在迎接全新局面：未来单机柜功耗或将等同于整栋建筑的用电量。 各大云厂商已经开展合作，着手制定兆瓦级机柜相关标准。随着 AI 负载持续走向不间断、自主化、高功耗形态，业界争论持续发酵：打造超高密度机柜究竟是必经之路，还是一笔冗余投入？光互联、专用芯片、高压直流等技术，有望催生负载分布式部署、功率密度更为分散的全新业态。

至少现阶段，数据中心运营商与云服务商（CSP）都在为兆瓦级机柜落地做准备，这需要对数据中心底层架构进行重构。谷歌、Meta、微软在开放计算项目（OCP）框架下联合推进Mount Diablo 项目，依托 OCP 机柜与供电规范搭建配套标准，覆盖散热、机柜基础设施等组件。各家云厂商路线有所差异，但力求在液冷管路、水流管控、供电方案等领域形成基础协同与统一标准，多项 OCP 标准已针对相关方向开展规范制定。

当前顶级 AI 系统受限于短距、高通道数量铜缆互连，同时配套的供电、网络、散热基础设施压力陡增。楷登电子（Cadence）硅解决方案事业部产品市场副总裁阿里夫・汗（Arif Khan）表示：“随着 AI 算力密度持续攀升，系统扩容所需的电气信号连接数量急剧增长。与此同时，GPU 芯片尺寸更大、功耗持续走高，带动显存容量、散热设施、供电系统需求同步上涨。这推动数据中心架构迎来根本性转变。机柜不再只是容纳多台服务器的被动箱体，而必须被设计为一体化计算系统。”

汗指出，这套设计理念已经体现在机柜级架构中，例如英伟达 DGX 平台：横向扩展互联架构与液冷、供电电源柜、汇流排、交换设备、系统管理深度融合。“机柜本身成为系统设计单元，而非仅仅存放独立计算节点的容器。”

谷歌是兆瓦级机柜最早的推动者之一，梳理了支撑下一代 AI 部署所需的基础设施改造方案。汗介绍：“该方案的核心是在数据中心内部部署 ±400V 直流配电体系，借鉴电动汽车行业成熟技术与落地经验。更高配电电压可以在实现兆瓦级功率输送的同时，降低电流、线路损耗与布线复杂度。”

机械基础设施也在同步迭代。宽体开放机柜标准（ORW）拓展了 OCP 机柜架构能力，支撑体积更大、重量更高、功率密度显著提升的 AI 系统。ORW 机柜宽度约为 ORV3 机柜的两倍，并加强结构加固。《宽体开放机柜（ORW）总体设计规范 V1.0》为下一代机柜级 AI 平台提供物理底座。

AMD 的 Helios AI 机柜架构便采用该方案，基于 Meta 2025 年提交至 OCP 的 ORW 规范，目标打造可规模化部署、面向 AI 数据中心优化的标准化机柜平台。而英伟达最新一代 DGX 机柜级系统依旧沿用传统机柜尺寸，也证明行业正在涌现多条技术实现路线。

现阶段标准化工作大多围绕通用基础设施展开，而云厂商选定机柜内算力、网络、封装方案后，设计选型将进一步细化，3D 集成电路的价值在此凸显。

新思科技机器学习架构杰出工程师丹尼尔・威尔金森（Daniel Wilkinson）谈道：“头部云厂商几乎都在研究 3D IC 技术。想要实现目标功率密度，像 AMD Helios 机柜约 300 千瓦的方案尚且不需要堆叠芯片，但兆瓦级机柜必然离不开 3D 堆叠。单纯依靠平面晶圆扩容，也就是做大单颗芯片面积这条路走不通，会带来严峻的机械可靠性、良率难题，芯片间数据传输距离也会形成瓶颈。因此各家都在探索 3D IC，尝试将两颗计算裸片堆叠在一起。 这会引入大量设计难题。以往中介层上摆放四颗裸片，未来可能变成两组四颗堆叠、或是两组两颗堆叠。各类架构最终形态尚无定论，不同云厂商路线略有区别。 从公开信息来看，谷歌 TPU 采用超大脉动阵列，相当于巨型矩阵运算单元，单个节点搭载两颗或四颗阵列；其他厂商更偏向 GPU 思路，采用大量小型核心。两种路线对应截然不同的堆叠方案，对接口 IP、底层基础 IP、堆叠配套设计的需求各不相同。目前行业仍处于早期探索阶段，但已经形成多条可行思路。”

无论物理形态如何，大型 AI 数据中心正从服务器为核心转向机柜为核心的系统架构。但这也带来全新供电与功率密度难题，处理器与机柜整体的散热上限成为关键约束。

Rambus 院士、杰出发明家史蒂文・吴（Steven Woo）表示：“二十年前单机柜功耗大约 4 千瓦，如今机柜功耗突破 100 千瓦，供电方案随之发生巨大变化。行业正从 12V 供电转向 48V，并进一步探索 480V 甚至 800V 方案。原理很简单：同等功率下，电压越高，所需电流越小。如果维持 12V 电压，电流规模会暴涨。现有数据中心线缆无法承载超大电流，存在熔断风险。尽管铜缆成本不菲，但提升电压远比加粗线缆更经济、更容易落地。”

最佳演进路线该如何选择？

提升电压仅仅解决问题的一端。随着机柜功耗持续走高，行业必须做出抉择：持续建设极致密集的中心化基础设施，是不是最可行的扩容路径；还是通过改变算力部署位置、运算方式来挖掘能效收益？

Quadric 首席营销官史蒂夫・罗迪（Steve Roddy）认为：持续优化数据中心配电与散热技术，确实能够提升系统吞吐与性能，但我们需要思考，这种极致工程化投入是不是解决算力缺口的最优方案。

“数十年来行业始终循环往复：先追逐通用算力，随后转向专用算力。专用硬件通用性下降，但能效与成本优势突出。过去 60 年，算力架构经历多轮周期：60 年代大型机中心化计算兴起；80–90 年代 PC 时代分布式计算扩张；随后云计算、超大规模数据中心再度走向集中。 未来两大趋势或将交汇：专用硅片普及 + 算力重新走向分布式。AI 建设浪潮中，除了数据中心内通用 GPU 持续扩容，面向推理、训练的各类专用芯片会大量涌现。更高能效的芯片能够提升每瓦推理算力，降低机房芯片功率密度。同时，AI 生成能力可以下沉至千家万户与企业终端，和云端大型模型协同运行，不必无休止修建海量高密度机房。”

光互联提供了另一条备选路径。Ayar Labs 产品总监维沙尔・钱德拉塞卡尔（Vishal Chandrasekar）表示：“我们并不看好兆瓦级机柜大规模普及。厂商追求超高功耗机柜，本质是想在单机柜内放置更多 GPU，缩短芯片互联距离，继续沿用铜缆方案。 假设企业出于可靠性、成本等考量暂时不愿切换光互联，没有沿着传输距离优化，转而不断拉高热密度：机柜功耗从 200 千瓦、600 千瓦迈向 1 兆瓦。之后还能继续提升吗？即便做到 600 千瓦，下一步目标是 1 兆瓦、2 兆瓦、5 兆瓦？这条扩容路线不具备可持续性。每次提升功耗上限，都需要全盘重构数据中心配电能力，甚至改造楼板承重。AMD Helios 机柜重量堪比一头大象，可见该方案的现实瓶颈。”

光互联可以在横向扩展集群内实现数百片 GPU 直连，规模上限可达 50 万颗甚至更高。“传输距离不再成为约束条件。” 钱德拉塞卡尔解释，“GPU 可以分散排布在整排机柜。数据中心场地成本压力有限，真正的瓶颈是功耗。我们可以维持单机柜 200 千瓦功耗，依靠光互联串联十台机柜，获得和 1–2 兆瓦单机柜同等算力。反之建设兆瓦级机柜，需要全盘重构配电系统，投入巨大，并且大约每两年就要重复一轮改造。”

供电挑战持续加剧

从供电视角看，扩容问题更加紧迫。机柜功率密度提升，不仅改变芯片互连方案，更推动数据中心整体电气架构重构。

英飞凌首席工程师克里斯蒂安・赫夫林（Christian Hoefling）称：“数据中心用电需求激增，AI 机房尤为突出。几乎每天都有消息传出，云厂商规划数百兆瓦乃至吉瓦级新增算力。过去机柜功耗普遍低于 100 千瓦，当前主流达到 250 千瓦，未来单机柜功耗将冲击 1 兆瓦。 CPU 峰值电流大约 100–300 安培；现代 GPU 峰值电流已经达到 1000–2000 安培，预计本十年末，单颗 GPU 峰值电流将突破 10000 安培。”

这会显著影响配电损耗。赫夫林表示：“电路板配电损耗持续走高。线路电阻不变的前提下，峰值电流翻倍，功耗损耗将提升四倍，线路损耗与电流平方成正比。”

用电需求上涨推动架构迭代：供电电压从 12V 转向 48/50V、800V 交流，再演进至高压直流。“切换高压直流、重构供电架构，最终目标都是提升能效。每减少一级电能转换，就能收获一份效率提升。”

抬高直流配电电压，本质是为了匹配机柜暴涨的功耗需求。“一台兆瓦级服务器机柜，如果采用 800V 供电；对比 50V 汇流排方案，后者汇流排需要承载近 20000 安培电流。” 赫夫林指出，数据中心架构革新的核心目标就是降低 I²R 线路损耗。“机房内外整套供电体系正在彻底重构，催生大量新技术。到本十年末，吉瓦级数据中心有望全面从交流配电转向高压直流配电，削减多级电能转换环节，简化机柜端供电链路。”

基础设施改造只是一方面，负载特征同样发生转变。智能体 AI 重塑功耗设计基准，原本间歇性的峰值负载，演变为长期持续运行工况。长时间不间断智能体工作流改变硬件资源占用模式，直接推高持续功耗需求。

西门子明导 EDA AI 与 Solido 产品负责人萨蒂什库马尔・巴拉苏布拉马尼亚（Sathishkumar Balasubramanian）表示：“面对长期运行的 AI 智能体以及配套调度系统，传统按照平均功耗设计、仅应对偶发峰值的思路已经失效。大量 AI 负载需要按照持续峰值功耗做设计，功耗管理与功耗分析成为重中之重。”

AI 与智能体负载，让设计基准从闲置 / 平均功耗模式，转向近乎持续峰值工况，倒逼功耗管控与仿真分析标准收紧。“智能体 AI 负载流量波动极大，很多场景近乎全天候满负载运行。再也不能依据平均负载规划系统，必须面向持续峰值运行搭建架构，保障整套供电与散热体系稳定工作。这意味着功耗管控、功耗仿真必须做到极致完善。”

设计复杂度进一步上升：AI 负载带来更高开关活跃度与芯片密度，热效应、3D IC 相关影响在验证与布局布线阶段愈发关键。架构横向扩容（增加核心数量、3D 堆叠等）同步抬升功率密度与供电要求。巴拉苏布拉马尼亚谈道：“行业架构迭代、新项目持续上马，验证领域迎来机遇。未来芯片普遍采用堆叠方案，必须全面掌握各类物理效应。一条高速开关总线，会在芯片热分布图上带来怎样的影响，都需要精准评估。”

智能体 AI 倾向持续高负载运算。“智能体 AI 的关键指标之一是上下文切换。” 巴拉苏布拉马尼亚说，“处理器或系统快速保存、暂停、恢复大型模型的能力至关重要，业务会频繁切换任务，不能让用户长时间等待。”

机柜功耗向 1 兆瓦迈进，功耗指标逐步等同于算力密度。但单纯堆叠更多运算单元，并不能保证应用性能同步提升。

楷登电子的汗指出：“加速器之间高效通信同等关键。横向扩展互连总线需要更高带宽、更低时延、更优能效以及广泛生态兼容性。AI 训练与推理持续受到显存带宽、同步开销、集合通信效率、长尾时延约束。数千颗 GPU 部署在机柜级集群，只有形成统一协同计算系统，才能产生价值。正因如此，UALink 等新一代开放加速器互连标准愈发重要，为搭建大规模加速算力域奠定基础，同时推动生态兼容与技术创新。”

产品迭代窗口期持续压缩

AI 催生的供电、散热、封装变革，同时压缩产品生命周期。厂商完成架构设计、验证、落地的时间窗口越来越短，下一代方案很快接踵而至。

新思科技产品管理执行总监曼米特・瓦利亚（Manmeet Walia）表示：“一款产品留给量产的市场窗口大约只有一年。一旦错过窗口期，厂商往往直接放弃这一代，转向下一代研发。从工具厂商角度，我们必须进一步提速。整套规范定稿周期仅 1.5–2 年，规范落地前就要拿出完整子系统测试芯片。 以存储行业举例，全球三家 HBM 供应商。我们需要同步开发子系统测试芯片，原型方案需要匹配客户 SoC 将要集成的 IP。假设三星在指定时间推出 HBM5，我们就要提前备好完整测试芯片，方便厂商对接搭建系统开展验证。测试芯片还需要和 HBM 存储共同封装在协同基板上，封装流程耗时数月，进一步挤压整体研发周期。”

先进封装拉长开发周期，倒逼企业提前布局，保障全流程顺畅。最终测试样片必须在下一轮部署节点前完成验证，难度极高。

瓦利亚说道：“加速器芯片项目投入动辄数十亿美元，不容失败，无法直接采用未经充分验证的 IP。行业标准迭代速度已经超越传统芯片开发周期，提前跟进标准带来巨大研发压力，长期来看难以持续。这套高速迭代的无序竞争局面终将迎来调整。”

未来开发节奏能否回归理性？ 新思科技的威尔金森给出观点：“模型规模持续扩张是事实，但支撑 70% 推理业务的主力模型大多属于中等规模，参数规模约万亿级别，而非十万亿参数。谷歌面向消费端的 AI 模型，很多仅有万亿参数甚至更小。绝大多数 Token 生成任务依托主力推理模型，硬件需求相对温和。企业需要严格基于总体拥有成本（TCO）做规划；而超大规模训练、Claude 这类巨型大模型，需要配套差异化基础设施。 即便在同一生态中，大量智能体任务依托中小型模型运行，并非所有场景都需要超大算力。不少云厂商维持多条产品线，部分业务选用英伟达、AMD 方案，同时自研面向不同场景的内部算力平台。”

市场格局层层交织，大量内部项目聚焦主力商用模型，而非博取眼球的旗舰大模型。也就是说，并非所有业务都需要部署兆瓦级机柜。

威尔金森认为解决方案将进一步分化：无论是大型云厂商自研方案、初创企业产品，还是面向企业本地部署的方案都会共存。“并非所有企业都愿意把 AI 算力放在云端。企业客户几乎不可能在机房部署重达 3 吨、功耗 500 千瓦的机柜。他们需要适配现有机房条件、匹配自身业务负载的本地方案，很多场景甚至不需要大语言模型。市场空间广阔，没有任何厂商能够包揽全部业务场景。 竞争降温的标志，就是市场按场景细分、走向专业化，不同应用匹配不同硬件设备。部分赛道不再需要极致前沿技术，迭代周期也会有所缓和。”

市场分化，并不代表集成难题消失，反而让全栈协同更加关键。

楷登电子的汗总结：兆瓦级机柜转型本质不是机柜单体问题，而是生态集成难题。“想要取得成功，供电、散热、网络互连、存储器、光模块、软件、数据中心基础设施必须协同创新。AI 时代的赢家，不会是只优化单一器件的企业，而是打通完整链路的玩家：从电网到芯片、芯片到冷却设备、加速器与加速器互联，将机柜、网络乃至整座数据中心视作一体化 AI 系统进行全局优化。”