垂直整合已成芯片设计行业普遍趋势

若不能同时吃透软硬件两大层面，任何系统都无法完成最优设计；想要做出合理架构选型，跨领域协同必不可少。

核心要点

1. 软硬件开发长期相互割裂，很难开展系统级性能与功耗协同优化。

2. 行业方案会随技术迭代在专用化与通用化两种路线间反复摇摆。

3. 功耗与散热约束愈发严苛，即便行业技术高速迭代，越来越多企业仍选择开发专用硬件方案。

三十年前，业界曾掀起软硬件协同设计热潮，研究如何将软件算法映射到预设硬件平台。但受限于当时的技术能力，这套思路难以产生实质性落地效果。行业转而采用预验证 IP 模块组装的开发模式，而非自上而下、基于功能划分的完整协同设计流程。

当年研发的大量技术早已被淘汰，但虚拟原型等工具沿用至今，配套还有无时序、近似时序 SystemC 仿真模型。如今虚拟原型集成了更多仿真引擎，可即便如此，依旧无法精准复现当下真实业务负载。

这套模式的适用边界还在持续拓宽。Quadric 公司首席营销官 Steve Roddy 表示：“硬件团队做完设计再丢给嵌入式软件团队闭门开发的时代早已一去不复返，这种割裂模式二十多年前就被淘汰。过去十年，虚拟原型进化为虚拟孪生建模，能够对物理外设、传感器接口完整建模仿真。”

音频处理器、视频编码器等成熟固定应用中，定制专用硬件比通用处理器能效更高，这也催生了一小批协同设计工具。但彼时软硬件开发节奏完全脱节：软件功能基本定型，硬件仅围绕这套固定代码做性能优化。

如今的系统规模远超数十年前，全部基于软件定义的特定业务负载打造。同时软件迭代速度远快于硬件流片周期，硬件开发只能被动追赶软件需求，业界也推出全新工具缓解这一矛盾。行业老兵会觉得似曾相识 —— 行业风向再度转向专用 ASIC，但本次转型有全新特点。

Normal Computing 设计验证工程师 Arvind Srinivasan 谈道：“过去我们会在软件栈、硬件栈之间搭建多层抽象层，降低开发者的复杂度，最终提升开发效率与设计可靠性。而现在，尤其是 AI 这类对性能极度敏感的业务，要求工具链每一环都做到极致优化。”

大型 AI 处理器与小型嵌入式控制器存在共同需求：快速高效开发定制处理器。MIPS / 格芯产品高级总监 Sean Murphy 表示：“IP 厂商正围绕客户实际业务负载、应用场景定制硬件，这也是 RISC-V 这类架构能在各细分赛道形成差异化竞争力的核心原因。”

单颗处理器的设计手段虽有长足进步，但工具在解决系统级问题上仍存在短板。西门子（明导）首席产品市场经理 Andy Meier 称：“一切设计都要围绕实际业务负载展开，搞清楚应用会如何影响芯片整体架构。架构涵盖宏观硬件架构、微架构 —— 需要深度理解指令集与专用加速指令的价值，同时还要包含软件架构，吃透业务逻辑与最终实现目标。”

但软硬件一体化设计的终极目标，我们距离实现仍十分遥远。MIPS / 格芯软件与工具负责人 Sam Grove 表示：“软件团队自有开发流程与工具链，硬件团队同样自成体系，二者存在天然壁垒，这套现状必须改变。如何拉近软硬件团队距离，实现设计流程双向互通？”

真本波动理论（Makimoto’s Wave）

上世纪 90 年代，索尼前首席技术官真本贡提出行业波动规律：半导体产业会在专用化与通用化两大路线间周期性摇摆。如今市场细分程度大幅提升，各细分赛道的波动周期不再同步。

最先掀起新一轮专用化浪潮的是边缘处理器：设备需要在电池功耗限制下大幅提升算力。功耗优先的设计思路随后蔓延至数据中心，散热成为核心约束，AI 芯片更是受功率密度掣肘严重。

西门子 Meier 说道：“25 年前几乎每种功能都对应一款专用 ASIC；之后行业转向通用处理器，架构收敛至少数几条路线。而当下，大量面向特定场景的专用硅片正在研发。从左移设计视角看，传统硅开发串行流程被打破，各阶段开始高度重叠，且重叠程度持续加深。”

早年数据中心清一色 x86 处理器，移动端全部采用 Arm 架构；AI 兴起后数据中心大量部署 GPU。Normal Computing 首席科学家 Patrick Coles 提出：“传统 GPU 并非终极算力方案，越来越多迹象表明未来数据中心会遍布各类专用 ASIC，形成异构算力集群，业务代码会根据芯片类型完成差异化编译。”

软件功能稳定时，成本导向会推动行业走向通用化；软件快速迭代时，则倒逼硬件持续创新。新思系统解决方案战略项目执行总监 Frank Schirrmeister 表示：“行业需要在开发速度、极致功耗、最优性能三者间做权衡。超大规模云厂商自研芯片与加速器的核心诉求就是多指标协同优化，优化目标可能是算力、也可能是功耗。当下行业动态正在转变，功耗与性能的优先级已经和开发速度持平，甚至更为重要。”

难点在于如何界定定制化的合理边界 —— 需要从经济成本、功耗性能、目标客户多维度综合评判，这条分界线往往十分模糊。SignatureIP 首席执行官 Purna Mohanty 称：“客户需求规格愈发复杂，很多时候客户无法清晰描述诉求，希望芯片兼顾所有指标，这显然无法实现。我们需要和客户对齐预期。我们原本计划售卖标准化现成 IP，不用为每个客户从零开发，但前沿客户的合作也具备价值，我们会持续为 IP 新增功能，本质是双向取舍。”

行业每次路线摇摆，对工具链的需求也会同步变化。MIPS 的 Grove 解释：“过去我们靠优化硬件适配软件；现在逻辑完全倒置，软件、模型架构迭代速度远超硬件开发周期，设计思路转变为：开发硬件前先吃透软件负载，而非单纯新增加速器模块。核心问题变成软件在执行哪些运算，如何拆分、调度至系统内各类硬件单元。”

RISC-V 的发展直观体现这一变化。RISC-V 国际基金会 CEO Andrea Gallo 表示：“行业进入负载导向的芯片设计时代，厂商围绕目标业务优化硅片。”

但细分赛道内部又会出现小型周期波动：企业为内核开发专用扩展指令集，提升功耗或性能，同时配套自研编译器等生态工具。当自研扩展的收益不足以覆盖工具维护成本时，厂商会推动方案标准化，分摊全行业研发成本。

Gallo 补充：“采用厂商私有操作码意味着你需要承担全套工具链、软件适配成本，创新速度快，但后续会推动私有扩展成为通用标准，由全生态分摊研发开销。”

充分掌握业务负载特征，才能做出优于通用芯片的专用设计。Quadric 的 Roddy 说道：“定义芯片功能规格时明确软件负载，可实现片上处理单元专用化，处理器无需追求全通用。RISC-V 并非首个面向业务定制处理器的思路，Tensilica 早其十五年就实现定制内核与配套工具全自动化，RISC-V 只是把这套模式做成了开源无专利绑定方案。”

两种路线会长期共存。MIPS 的 Murphy 谈道：“若需要运行未知通用软件，无法预判负载特征；尤其 AI 算力领域，我们需要通用向量、矩阵运算引擎，即便输入杂乱 AI 模型，也能提供达标性能。”

功耗与散热约束

推动软硬件协同设计的统一核心因素是能耗。边缘设备目标是最大化续航，数据中心则要管控高功耗带来的散热压力，功耗已成为核心设计指标。Grove 表示：“工程师最先确认功能是否可用；其次校验时序、吞吐量能否达标；最后才考虑量产部署。软件会深刻影响这三大环节，但软件工程师缺少早期功耗分析工具。功耗往往只是产品落地的第三优先级。”

这种现状亟需改变。Murphy 称：“软件工程师只追求性能、无视功耗会造成严重问题。我们正在搭建工具与底层架构，让软件开发同步获取功耗数据、迭代负载优化；硬件设计不再只比拼原始算力，而是面向每瓦算力（TOPS/W）这类指标做定制优化。”

精准评估性能与功耗难度极高，异构多级缓存架构更是难点。西门子 Meier 表示：行业很难完整复现全部功耗性能权衡场景，但 EDA 工具可以持续迭代，帮助客户设计更高能效芯片。

设计复杂度还在持续攀升。新思 Schirrmeister 提出：新型工具需要打通软硬件边界，还要联动机械、电磁、多物理场仿真团队；软硬件整体将作为基础单元，对接热仿真等多物理场分析。依托组织协同与一体化工具，我们可以基于软件全时段运行数据，定位芯片压降等关键区域，拆解海量复杂系统。

硬件设计除软件负载外，还要兼顾测试等其他业务场景。Meier 补充：功耗性能分析不能只覆盖常规业务负载，还要纳入可测性设计（DFT）场景，分析测试模式下的功耗与时序表现。

有人提出大模型或许能解析软硬件、功耗性能间复杂关联。Grove 说道：“如今大模型训练数据来自教材、开源代码、互联网公开资料，但如何让 AI 具备功耗认知？支撑 AI 学习的全层级功耗数据集从何而来？芯片、服务器机架、整机、车载、数据中心不同维度的功耗运行数据，目前都缺乏统一沉淀。”

在 AI 协同设计工具成熟前，行业仍会回归 IP 集成路线。RISC-V 的 Gallo 举例矩阵扩展指令集：基金会同步推进三套并行标准，不存在一套方案适配全部场景。

1. 微型向量矩阵扩展：指令集极简，不新增累加器，功耗极低；

2. 全规格矩阵扩展：完整矩阵寄存器与运算单元，吞吐性能拉满，但芯片面积、功耗显著提升。

最初业界认为微型方案面向物联网、完整版面向超算，但专家给出相反结论：边缘 AI 芯片核心算力池共享给多个内核，反而需要完整矩阵加速器；大规模多核集群场景，每个内核搭载小型矩阵单元更合理。