Intel EMIB与Intel Foveros的比较

英特尔嵌入式多芯片互连桥（EMIB）与 Foveros 是两款先进半导体封装技术，用于将多颗硅裸片（芯粒）整合至同一处理器封装内部。两项技术均支持异质集成：厂商可针对不同功能模块匹配最优制程工艺制造，再通过封装互联为一套完整系统。二者核心差异体现在空间排布形式：EMIB 主要实现裸片横向并排互连，Foveros 则支持裸片垂直堆叠。

EMIB（嵌入式多芯片互连桥）详解

EMIB 全称嵌入式多芯片互连桥（Embedded Multi-die Interconnect Bridge）。不同于将芯粒放置在整块大尺寸硅中介层上的方案，英特尔直接在封装基板内嵌入微型硅桥。相邻裸片的边缘恰好覆盖硅桥区域，通过高密度微型互连线完成高速通信。 由于硅桥仅布置在需要高带宽传输的位置，EMIB 无需制造整块硅中介层，既节约成本、降低工艺复杂度，同时互连密度远高于普通印刷电路板布线。

这种并排架构非常适合连接大尺寸逻辑裸片、加速芯片单元、输入输出芯粒以及高带宽内存（HBM）。所有芯片组件均可直接接触封装表层，供电与散热设计更简单；同时该架构可兼容不同尺寸、不同制程节点的裸片。 其空间层面的短板在于：新增芯粒会让封装横向尺寸扩大，可能增加整体封装面积，同时拉长部分组件间的信号传输距离。

Foveros 垂直堆叠封装技术

Foveros 采用垂直集成思路。标准 Foveros 架构中，一片或多片计算裸片堆叠在底层有源裸片上方；细间距互连通道在层间同步传输数据与供电，使堆叠裸片形成高度一体化的完整系统。 底层裸片并非单纯承载基板，而是具备通信、IO、电源管理电路的有源硅片，实现近乎完整的三维片上系统封装。

垂直堆叠具备多重优势：缩短功能模块间走线长度、提升互连密度，在更小封装面积内集成更强算力。设计人员可拆分原本集成在单颗巨型裸片上的处理器功能：高性能 CPU、图形单元采用先进制程制造，对性能不敏感的 IO 电路选用成本更低的成熟工艺；同时拆分后的小尺寸裸片，晶圆良率远优于单片超大硅片。

对比横向排布的 EMIB，Foveros 会带来几项特有工程难题：下层裸片产生的热量需穿透上层介质才能散出，上层裸片会遮挡底层散热通道；堆叠结构的供电设计、分层芯片独立测试均需要精细工程优化；随着互连间距不断缩小，制造工艺容差要求也大幅提升。 英特尔推出Foveros Direct技术解决互连性能痛点，采用铜 - 铜混合键合工艺，无需传统焊锡凸块即可打造高密度、低电阻垂直互连通道。

两种技术适用场景区分

两款技术适配完全不同的芯片设计需求：

• EMIB 更适合多颗大尺寸裸片 / 内存堆栈需要横向高带宽互联、散热设计简单、且希望替代高价硅中介层控制成本的场景；

• Foveros 适用于封装面积受限，或逻辑关联模块间需要超高密度垂直互连的场景。

简单概括：EMIB 向外横向拓展，Foveros 向上垂直堆叠。二者不存在绝对优劣，设计时需综合带宽、功耗、散热、晶圆良率、封装尺寸与制造成本做平衡取舍。

最关键的一点：EMIB 与 Foveros 并非二选一的互斥方案，二者可以互补融合。英特尔将二者结合的方案称为3.5D 封装：先用 Foveros 完成独立垂直堆叠模组，再通过 EMIB 硅桥，把堆叠模组与侧边的计算芯粒、高带宽内存相连。 该方案让工程师可以基于各类专用功能模块搭建复杂处理器，不必强制把所有电路集成在单颗裸片内。

总结

EMIB 依靠嵌入封装基板的局部硅桥实现相邻芯粒横向互联；Foveros 通过垂直堆叠完成多层裸片互连。 EMIB 主打灵活横向集成、散热友好、大芯片高效互联；Foveros 主打小型化封装、超短信号路径、三维立体集成。 两项技术共同印证：先进封装的重要性已比肩晶体管微缩。未来芯片性能提升，不再只依赖更小的晶体管，更取决于专用硅芯片的组合排布、以及芯片间高效的数据传输。