下一场重大芯片灾难或将源于安全缺陷

半导体行业领军企业提出：硬件可信体系、验证流程与全生命周期抗毁能力必须成为芯片核心设计硬性要求，而非项目后期临时增补功能。

希温斯基： 当下最关键、最核心的一件事，就是立刻着手布局芯片安全。行业各界都在讨论安全技术迭代、漏洞解决路径，但安全团队、设计团队、验证团队必须从规划阶段就同步对接，把安全纳入设计阶段基础基线，明确安全落地的实际标准。哪怕初期方案不完善，也要立刻启动安全设计；如果现在还未布局，就已经错失最佳时机。

反观当下行业现状：安全团队仅对芯片、终端产品安全有浅层认知，只能整理材料向法务部门完成合规报备；芯片设计师只要求自身设计不出现低级失误；验证团队工作量饱和，普遍认为 “只要功能正常，产品就合格”。这套思路完全行不通。

芯片设计必须将安全保障作为核心准则，尽早启动全流程安全建设。即便未来技术持续迭代、安全标准不断变化，当下起步推进仍是第一要务。

欣克尔： 启动安全设计的同时，必须明确基础安全底线，不同销售区域有强制合规门槛。如果芯片无法满足当地安全标准，产品将直接禁止上市。即便依靠软件补丁临时补救，也会大幅牺牲性能，且很难通过各类安全评估。

我们给客户的标准化建议是：先送至专业实验室做前置评估，明确产品目标市场对应的强制规范、认证要求，提前完成团队培训，避免后续落地阶段抵触安全改造。市面上厂商提供的安全解决方案五花八门，各有侧重，但安全绝不能作为后期附加模块，必须是芯片底层基础架构。

如果缺失核心安全基础模块，芯片会在功耗 / 性能 / 面积（PPA）、功能特性、安全评测环节全面失利，没人愿意流片后才发现安全缺陷。

从全行业视角，我们可以借助数字建模直观展示安全模块的必要性。工具套件内置旁路功耗分析等安全仿真模型，企业一旦直观看到缺少防护会导致攻击轻易得逞，才会愿意投入成本采购安全 IP、预留芯片面积，补齐此前忽视的安全设计环节。

如果项目初期没有清晰的安全目标、最低合规基线，产品长期落地必然遭遇安全失败。

阿罗拉： 底层安全基础架构至关重要，且攻击手段持续迭代，安全防护体系也需要同步更新。我们观察到一个重大转变：芯片安全已经从单纯工程技术问题，演变为核心商业风险问题，行业影响正在快速放大。

欧盟《网络弹性法案》（CRA）就是典型案例。过去企业思路是 “打造安全产品、维护品牌声誉、出具安全证明”，仅聚焦产品本身防护；如今法规要求企业建立全生命周期可信体系，持续维持用户信任，这是核心变革。

系统集成商客户如今对漏洞处置流程提出严苛标准。叠加全球陆续出台的各类安全监管法案，整个芯片行业的设计思路被迫彻底革新。

乌纳姆： 我和研发团队当前重点研究大语言模型（LLM）配套硅基安全防护。业内大多聚焦大模型数据隐私，但从芯片、数据中心底层视角看，最大威胁来自模型集成篡改攻击。

数据直接决定模型运算逻辑，攻击者一旦篡改输入提示词、修改模型权重，就能篡改芯片运算执行路径。大模型具备数据复用特性，只要出现一处漏洞，后续复用同类数据时，无法保证数据全程安全；智能自主代理的工作流安全也缺少成熟防护方案，这是我们持续研讨的核心难题。

彼得： 本次议题涵盖芯片安全与设计工具链安全，和前面各位观点一致，整个行业需要彻底转变固有思维。可以类比多物理场仿真的发展逻辑：大语言模型等新技术拓展了设计处理边界，项目规模持续扩张，集成复杂度、易用性需求同步提升，各类团队都试图主导需求定义 —— 热设计、模拟、数字、CAD 工具团队各有诉求，多方需求交织拉扯。

归根结底，安全需求必须白纸黑字写入设计规范；无规范，则无落地。软件工具链层面，行业还需遵循《软件安全设计框架》（SSDF）。这套标准虽落地遇阻，但软件工具厂商如今必须满足硬性安全预期。

欧盟《网络弹性法案》约束力度更强：一旦产品出现安全违规，企业将面临利润罚没、高额赔偿金。面向特定行业交付安全软件，如今已成为不可忽视的核心课题。

目前各家厂商都在推出 AI 辅助设计智能代理框架，自研大模型或采购第三方前沿大模型都存在安全隐患。采用非自研外部大模型等于引入第三方风险节点，必须打通链路全流程防护，这要求软件端搭建全新安全开发流程。

即便企业自研本地部署大模型，也需要配套隔离硬件、本地边缘部署方案降低风险。综上，芯片安全覆盖范围极广，贯穿软硬件全链条。

贝斯特： 回到 “尽早启动安全设计” 的观点，本次设计自动化大会参会厂商大多关注上层安全服务，但上层安全服务离不开底层安全软件，安全软件又依托安全硬件实现。

作为硬件厂商，我强调安全设计必须从硬件底层起步，不同硬件防护等级天差地别：普通硬件、防篡改硬件完全是两个概念。

项目初期必须组建或合作防篡改硬件研发团队。如果无法追溯至底层防篡改硬件、确认程序在可信硬件内运行，上层安全服务就是空中楼阁。

贾尔斯： 行业安全痛点可以概括为规模难题。全球、半导体产业所有安全隐患，根源都来自规模失衡：精通安全、理解可信根核心价值的人才极度稀缺。

抛开 AI 不谈，当前行业通用漏洞排查逻辑十分被动：仅检索过往已曝光的攻击漏洞，确保现有设计不重复踩坑。但真正致命的隐患是未知漏洞，即便拥有完整规范、资深安全专家，也无法穷尽所有攻击路径。安全漏洞的潜在组合空间没有边界，永远存在未被发现的可利用缺陷。

再引入 AI 视角：人类安全专家算力、精力存在上限，恶意攻击 AI 的迭代速度，终将超越人类防御体系的更新速度，算力规模差距会持续拉大。我们需要依托 AI 规模化扩充安全知识库，降低安全技术学习门槛，普及安全设计能力。

这和形式化验证行业困境高度相似，形式化验证依靠穷尽遍历实现完备检测，但精通该技术的人才稀缺；芯片安全同样离不开形式化验证的完备性检测能力。

希温斯基： 安全设计理念本身并不新颖，并非近期才受到行业关注。今年 4 月神话（Mythos）漏洞事件大幅提升行业关注度，叠加大语言模型技术突破，AI 不仅能挖掘软件未知漏洞，更能穿透至硬件底层漏洞，只是硬件攻击相关曝光较少。

这意味着安全不再只是软件议题，硅基硬件漏洞治理难度更高：芯片硬件架构路径数量有限，看似漏洞更少，但硬件流片量产之后，修复手段远不如软件灵活。软件漏洞可快速推送补丁全网更新；硬件即便预留固件升级、冗余逻辑、可替换加密模块，修复效果也十分有限。幽灵（Spectre）、熔断（Meltdown）硬件漏洞曝光多年，至今每周仍有新型变体漏洞上报，足以证明硬件漏洞修复的长期性。

回归客户落地现状，安全布局意识分化严重，印证 “谨小慎微者方能长存”。部分企业不愿公开自身安全管控体系，这一点和早年汽车功能安全发展历程高度相似。

早年车企回避功能安全讨论，认为产品天然安全；如今受法规、法务、商业溢价驱动，车企必须主动完善安全体系，搭载安全认证标识能显著提升产品售价，行业从避而不谈转为标准化落地。

半导体网络安全正复刻这条发展路径，ARM 就是典型案例。ARM 深耕硬件安全多年，近期公开全处理器安全标准化规划：从底层硬件到上层完整软件栈，全流程嵌入硬件安全设计逻辑，从零搭建安全架构，统筹多团队统一安全目标。ARM 还充分发挥验证团队擅长逆向、漏洞挖掘的优势落地安全检测。

安全检测分为正向功能测试、反向漏洞测试，依托形式化验证技术实现，但形式化验证受算力规模约束，只能针对特定场景校验，必须搭配其他检测手段。

行业已形成基于通用弱点枚举（CWE）的标准化最佳实践，结合漏洞测试、反向渗透测试，可搭建芯片运行时安全检测框架，实现规模化部署、全产业链同步落地，相关解决方案仍在持续迭代完善。

欣克尔： 我们服务的客户安全建设水平分层明显。

第一梯队：拥有完整安全专项文档、独立大型安全团队，安全团队人员规模甚至超过下游整机客户；

第二梯队：仅基础安全清单，由市场部门简单罗列加密等基础需求，硬件团队完全不懂软件安全规范；

第三梯队：硬件、软件团队协同参与安全设计，能完整覆盖软硬件双向安全需求，输出更完善的安全指标；

行业占比最高的中间梯队：团队自主摸索安全知识，看似了解安全规范，实则存在大量认知盲区。

我入行时接触安全三大核心准则 CIA：机密性（Confidentiality）、完整性（Integrity）、可用性（Availability）。过去行业只重视完整性，忽视可用性，但如今可用性的战略价值急剧提升，两大核心诱因：

阿罗拉： 从可用性视角延伸，过去拒绝服务攻击并未纳入安全防护范畴，此前克劳德斯特赖克（CrowdStrike）全球宕机事件印证其毁灭性破坏力。微服务架构大规模普及后，系统可用性保障成为底层安全基线硬性要求。

防护路线分为两类：一是快速检测、实时修复漏洞；二是依靠物理防护手段从根源阻断攻击。

AI 工具大幅降低物理攻击实施门槛，早年百万成本级别的硬件物理攻击，如今第三方实验室即可低价完成，攻击主体不再局限于国家级情报机构。底层安全架构必须配套抗物理攻击模块，保障芯片架构抗毁性。

复杂片上系统（SoC）防护难度陡增，例如部分高端 SoC 内置 200 个电源域，芯片频繁切换供电分区，可信根、安全处理器的运行状态必须全程可视化、可监控，才能避免防护失效。

安全管控逻辑也从简单权限黑白名单，升级为上下文智能判别：例如 “神经网络处理器（NPU）为何调用蓝牙协议栈内存”，防护体系需要自适应、具备抗攻击弹性，全生命周期从开机启动到运行时全程依托底层可信架构支撑安全防护。攻击手段持续增多、实施门槛持续降低，芯片底层可信体系必须覆盖设备完整生命周期。