采用T型网络TIA设计方案——补偿流程

光学传感的应用需求无处不在，且增长迅速。现有文献从多个方向给出了设计方案。本文所呈现的是一种相对简便、近似化的设计解法。

图 1 展示了基本的光电二极管跨阻放大器（TIA）设计问题。关键器件选用增益带宽积（GBP）为 1.3 GHz 的 LT6200-10 非补偿电压反馈放大器（VFA）进行标识。

图 1 双电源供电跨阻放大器级的初始设计

本例为一个具体设计：采用 10 pF 探测二极管（在其额定反向偏置电压下，图 1 中未示出），目标是实现从输入电流到输出电压 20 kΩ 期望增益的二阶闭环巴特沃斯频率响应。首先明确几个要点。

关键考量点

该双极型输入器件在靠近负电源工作时，输入引脚会流出较大的输入偏置电流。轨到轨输入级（如 LT6200-10）在靠近正电源处存在一个切换点，另一路输入级会在此处激活。

在 TIA 设计中，输入引脚通常偏置至负电源轨附近，且不会发生共模（CM）摆动。在此工作区域，PNP 输入级在在线 SPICE 模型中表现出典型 18 µA 的引脚流出偏置电流。Rbal电阻会将该偏置电流引起的输出直流误差抵消至仅剩 I_offset×R_f 项，而加入C_fil用于抑制 R_bal 产生的约翰逊噪声。

流经 Rbal = 20 kΩ 的标称 18 µA 输入偏置电流，会使 V + 节点（以及输入引脚）正向偏移 0.36 V，这也会叠加到光电二极管偏置电压上。本例中，额定最大 4 µA 输入失调电流会给输出直流误差范围增加 4 µA × 20 kΩ = ±80 mV。

该初始电路采用平衡双电源供电，因此初始测试以地为电源中点。通常二极管探测器输出为单极性电流（图 1 中为灌电流形式），电路会将输入与输出偏置在某一最低电压以上，进行单极性正向摆幅。后续将讨论图 1 的单电源改型方案。

进行补偿分析（设置 C_f）时，必须将寄生输入电容 C_cm + C_diff 加到二极管源极电容上，这一点十分重要。对 LTC6200-10 的 LTspice 模型测试表明：C_cm = 3.6 pF，C_diff = 0.7 pF。因此，本设计需在源极电容（本例为 10 pF）上额外增加 4.3 pF，并在设计公式中使用总电容C_s = C_diode + C_cm + C_diff。（数据手册给出数值更高，但本设计需采用仿真模型中的器件参数。）

数据手册标注 GBP 为 1.6 GHz，但在 TIA 补偿中，噪声增益会在较高噪声增益处穿越放大器的开环增益（Aol）曲线。因此，TIA 设计需要在 Aol 相位约为 90° 的区域，将 Aol 曲线单极点外推至单位增益，以估算补偿方案所需的准确 GBP 值。对在线仿真模型提取结果为1.3 GHz。

图 1 的示例设计中标注反馈电容 C_f = 0.42 pF。通过几个简单步骤即可说明如何利用图 2 的环路增益（LG）曲线推导出该估算值。这是大多数 TIA 设计的典型 LG 曲线，将反馈噪声增益（NG）响应叠加在放大器开环增益曲线上，以标识设计中的关键频率点。

图 2 的 LG 图中标出了关键频率点。

图 2 简单单反馈电阻 Rf 结构下的典型 TIA 环路增益曲线

噪声增益

Fo为二阶闭环 Vout/Idiode 频率响应的特征频率。它是从零频零点（Z₁）上升的噪声增益与器件 Aol 响应交点的外推值。从数学上看，它是 Z₁ 与放大器 GBP 的几何平均值。单极点运放 Aol 模型通常足以支撑这一简化设计流程。

噪声增益从 Z₁ 开始上升，Z₁ 由下式给出：

Z₁=1/(2π×R_f×(C_s+C_f))

一个非常实用的近似是：C_f 通常远小于 C_s，因此在近似求解中可将 Z₁ 表达式中的 C_f 忽略。由于 Z₁ 的该近似值在 F_o 表达式中需经过开方运算，由此带来的误差通常极小。

此处的补偿问题在于设置噪声增益极点：P₁ = 1/(2πRfCf)，若 R_f 已选定，则只需确定 C_f。对图 1 的二阶拉普拉斯传递函数进行详细分析可揭示，闭环二阶响应的品质因数 Q≈P₁/F_o。若目标为 Q = 0.707（令 P₁ = 0.707 × F_o），这一实用结论将进一步简化；所得闭环响应将近似最大平坦巴特沃斯响应，且 - 3dB 带宽 F-3dB = F_o。

实现 TIA 闭环巴特沃斯响应的四步解法

由此可得到求解 C_f 的简单四步流程，使 TIA 获得闭环巴特沃斯响应。以上述设计为例：

求近似噪声增益零点：

Z₁=2π×20 kΩ×14.3 pF1≈556 kHz

（计算中忽略了精确 Z₁ 公式中待求的 C_f）

利用该噪声增益零点（Z₁）与放大器 GBP 估算 F_o：

F_o=556 kHz×1.3 GHz≈26.9 MHz

对 Q = 0.707 设计目标，该值即为 F-3dB。

将反馈极点设置为 0.707 × F_o：

P₁=0.707×26.9 MHz≈19 MHz

由此求得：

C_f=2π×19 MHz×20 kΩ1≈0.42 pF

检验高频噪声增益是否大于放大器最小稳定增益：

1+0.42 pF14.3 pF≈35 V/V

该值大于额定最小稳定增益 10 V/V。由此在图 2 的 LG 图中得到交叉频率 F_c = 1.3 GHz / 35 ≈ 37 MHz。

巴特沃斯二阶目标设计将提供 65.5° 的相位裕度（对理想单极点 Aol 而言）。若高阶 Aol 极点远高于 F_c 频率，电路将非常稳定，本例即满足该条件。基于这一简化巴特沃斯目标设计，只需按 Q 比例缩放反馈电容 C_f，即可实现任意期望 Q 值。

许多传统 TIA 设计流程将反馈极点置于 F_o，以实现 Q = 1。要得到该结果，只需将巴特沃斯 C_f 按 0.707/1 比例减小，即可得到 Q=1 二阶响应所伴随的 1.2 dB 峰值与 16% 阶跃超调。

对图 1 的 LTspice 电路进行小信号 AC 响应测试，得到图 3 所示的较为平坦的响应。由于 LT6200-10 模型中的 Aol 曲线呈现高频零极点对，该响应并非严格二阶形态。但其 - 3dB 带宽为 33 MHz，与简化设计流程预测的理想巴特沃斯 27 MHz F-3dB 较为接近。

图 3 图 1 示例的仿真小信号响应

将该设计流程归纳为几个简洁公式，可直接得到反馈极点 P1 的解：

在给定器件 GBP 与总源极电容 C_s 条件下，求解最大 Rf 或最大 F-3dB 可推导得：

若给定 Rf 与 GBP，并假设 P1 设置为 0.707Fo，则可求解最大 F-3dB：

若给定目标 F-3dB、Rf 与 Cs，求解最低所需 GBP，可得到约束条件：

显然，对给定源极电容，GBP、R_f 与 F-3dB 三者紧密耦合。在 GBP 与 C_s 固定时，提高增益会降低带宽；反之，需要更大带宽则需减小 R_f（即降低增益）。

在 TIA 设计中加入电阻 T 型网络的优势

图 1 示例所需反馈电容仅 0.42 pF，数值偏小。Rf 常用的片式电阻（SMD）本身存在 0.18~0.2 pF 寄生电容，因此实际外部 C_f 需降至 0.22 pF。

虽然该值理论上可实现，但在环路内引入少量 T 型增益可将所需 C_f 上移至更易实现、一致性更好的区间。或者，当所需 C_f < 0.20 pF 时，通过在环路内设置一定 T 型增益，可将其抬升至寄生电容量级。

图 4 采用内置 R2 与 R1 反馈 T 型网络的 TIA 设计示例

图 4 给出在反馈环路内使用 T 型网络的 TIA 初始设计。

暂时不接入 R₁，将 R₂ 从 0 开始增大，会使 TIA 增益增加 R₂ 。例如，在图 4 中设置 R₂ = 1 kΩ，TIA 增益将提升至 21 kΩ。当引入 R₁后，Rf 输出端的电压增益 At=1+R₂ /R₁ 会将整体 TIA 增益从 R_f+R₂ 进一步提升至 R_f×A_t+R₂。

首先考察加入 R₁、R₂ 后的直流增益与失调影响，并设定总 TIA 增益为 Z_t：

在不同 R₁、R₂ 组合中扫描求解，通常选用较低电阻值，以避免其噪声进入总输出积分噪声；并尽量保持 R₁ + R₂ = R_l，使其成为运放目标负载。该值通常与 Aol 曲线生成时所用负载一致。

当 A_t 从 1（无 R1）开始增大，所需 R_f 将按 R_f = Z_t – R2/A_t 减小。

在给定 R_l 与 Z_t、A_t 从 1 开始递增时，R₂ 与 R₁ 的求解式为：

R₂ = R_l × (A_t – 1)/A_t

R₁ = R_l/A_t

为在 R_f 减小的同时（对双极型输入运放方案）保持输入偏置电流误差抵消，需将 Rbal 减小至新的 R_f 值。这可抵消大多数双极型输入运放中因输入偏置电流匹配而在 R_f 输出端产生的误差电压。但仍存在输入失调电压误差，并会以 A_t 增益倍放大至输出。在输入偏置电流较大时（如本例双极型输入 LT6200-10），将 R_bal = R_f 减小也可降低由 Ib + 流入 R_bal 引起的输入共模电压偏移。这在 TIA 目标增益（Z_t）较高时非常有用，可使输入共模电压保持在合理范围。JFET 或 CMOS 输入运放方案无需使用 R_bal，因其输入偏置电流极低且通常不匹配。

在补偿方面，现已减小的 R_f 所设置的反馈极点（P1）位置保持不变，从而迫使 C_f 值增大。这对于将 C_f 提升至可实现范围极具价值。

加入 T 型网络可提高任意目标设计所需的 C_f，同时在双极型输入方案中降低所需 R_bal，从而减小由输入偏置电流引起的输入共模电压偏移。与简单 TIA 设计相比，它也会以 T 型增益倍数放大运放输入失调电压，并略微增加输出积分噪声。

实际应用中通常采用适度的 T 型增益，使 C_f 达到或高于寄生电容水平。选定目标 T 型增益后，设计步骤如下：

选择 A_t 值。

设定目标负载 R₂ + R₁ = R_l，求解：

R₂ = R_l× (A_t – 1)/A_t

再求：

R₁ = R_l/A_t

减小 R_f以获得期望 Zt 增益：

R_f = （Z_t – R²）/A_t

使用新 R_f 值与无 T 型网络时的 P1 位置，求解增大后的 C_f：

C_f = 1/2π × R_f × P₁

另一种方法是直接目标 C_f 值，再反推设计中其他元件。该方法将得到 At 的一元二次方程：

使用原无 T 型网络 P1 位置，目标 Cf 可求解出最终 T 型网络方案中保持相同 P1 所需的 R_f。同时约束 R₁ + R₂ = 1 kΩ = R_l。在得到新 R_f 后，求解 A_t 的二次方程需使用标准形式参数 a、b、c。

对前述设计示例，目标反馈 C_f = 1.2 pF（反馈电阻寄生 0.2 pF + 外部 1 pF）。保持 P₁ = 19 MHz 不变，R_f 需降至 6.97 kΩ。

由此求解二次方程得 A_t = 2.78，对应 R₂ = 640 Ω、R₁ = 360 Ω，可在 R_l = 1 kΩ 下实现 Z_t = 20 kΩ。将 LTspice 中 TIA 示例改为该参数，得到图 5 电路。

图 5 采用 T 型网络、目标 Cf = 1.2 pF 的改进 TIA 设计

该新 TIA 响应曲线与原无 T 型网络设计对比如图 6 所示，仿真小信号频率响应几乎无变化。两者均从 86 dBΩ 增益（20×log (20 kΩ)）起始，带有轻微纹波，T 型网络输出略高，但两者 - 3dB 带宽均达到 33.7 MHz。

图 6 普通 TIA 与等效 T 型网络设计对比

人们通常认为 T 型网络会显著增加输出积分噪声。这一判断强烈依赖于预期噪声积分带宽。

粗略观察 20 MHz 内的仿真输出积分噪声可见：图 1 普通 20 kΩ 反馈结构为 330 µV rms，图 5 T 型网络结构为 363 µV rms，仅略有上升。两者的绝对主导噪声项均为 3.5 pA/√Hz 的输入电流噪声乘以 20 kΩ 增益至输出。从等效单电阻方案切换至 T 型网络时，输入电流噪声的增益并未改变。

在实际设计中，常将 TIA 带宽设计高于目标信道带宽，并通过后置滤波器将噪声积分带宽限制在更低范围。

结论

本文展示了一种将 T 型网络应用于 TIA 的简化设计流程，可将所需补偿电容提升至寄生电容以上。第 2 部分将在环路增益伯德图中图形化展示 T 型网络，分析其对输出噪声的影响，并以极具挑战性的 50 MΩ TIA 设计示例收尾。