号称专为AI需求研发的ZAM真的能干掉如日中天的HBM吗？

AI基础设施竞赛如火如荼，如果说针对AI的处理器和加速器市场还有不同的竞争者瓜分蛋糕，那么AI所需要的存储方面基本上是HBM技术一家独大，三大存储器厂商赚得盆满钵满。集邦咨询预测，2026年全球存储器市场的营收总额将达5516亿美元，按照乐观的估算全球半导体市场规模预计在1.18万亿美元左右，这意味着存储器市场的营收可能占据全球半导体市场的一半左右，什么才是半导体市场的第一大主力不言而喻。 

随着全球 AI 算力竞赛加速，真正的瓶颈已不再是 GPU 架构，而是存储器的物理极限。HBM 产能仍被三星电子、SK 海力士、美光严格掌控。供应紧张、定价权集中、扩产周期缓慢，导致 2024—2026 年 AI 供应链持续出现结构性失衡：“算力充足，存储受限”。这并非短期周期性问题，而是由单一主导技术路线造成的结构性锁定—— 当高带宽存储器等同于 HBM时，供应链控制权自然高度集中。 

有暴利的地方自然就会有竞争，作为AI产业早期活跃玩家却又同时算作是AI时代的失意者的英特尔和软银最近联手整了一个大活，联合发布号称更适合AI时代存储需求的ZAM（Z-Angle Memory），希望在爆炸式增长的存储需求中瓜分一部分市场利润。当然除了ZAM之外，英伟达也在试图摆脱HBM依赖，比如斥资 200 亿美元买下Groq的人工智能推理芯片技术授权，该技术可彻底摆脱对高带宽存储器的依赖。

什么是ZAM？

根据资料介绍，ZAM作为一款可替代高带宽存储器的堆叠式动态随机存取存储器，其功耗较HBM降低 40% 至 50%，存储密度更是达到后者的 2 至 3 倍。该产品由软银、东京大学与英特尔联合成立的 Saimemory公司研发，富士通后续也加入了这一研发阵营。这项技术的最初研发成果来自英特尔、东京大学及日本其他学术机构，ZAM的整体研发成本预计达7000万美元，其中软银出资2100万美元。 

ZAM凭借架构与封装层面的创新，实现了散热性能的突破，具体优势体现在以下方面：

1. HBM采用垂直直连的硅通孔技术，而ZAM则运用对角互连技术，在裸片堆叠结构中以斜向方式布设连接线路，大幅缩短信号传输路径，降低电阻。

2. 采用铜 - 铜混合键合工艺，摒弃传统焊料凸点设计，打造出 “单片式” 硅块结构，减少层间数据传输的能耗。

3. 移除中心区域的硅通孔阵列后，芯片核心的实心硅体可充当垂直均热板，优化的导热性能减少了漏电现象，让存储器能在更低电压下高效运行。

ZAM模块将摒弃电容设计，在与人工智能芯片集成时，会采用嵌入式多裸片互连桥接技术。该技术通过在封装衬底中嵌入超薄硅桥，实现各裸片间的高速连接，最大限度降低数据传输过程中的能耗。 

在产业链方面，英特尔和软银并非孤军奋战。Shinko Electric Industries与力积电（Powerchip Semiconductor）负责该存储器的制造及原型机研发工作，英特尔则提供堆叠工艺技术支持。NEO Semiconductor是另一家加入该技术路线的研发企业。英特尔表示，ZAM的原型机计划于2027年推出，量产工作定于2030年开展。

ZAM的真正价值：供应链风险管理，而非单纯技术升级 

ZAM的出现并非始于 “我们有更好的存储器”，而是源于更紧迫的共识：“AI 基础设施不能只依赖两家韩国存储厂商。”对英特尔而言，这本质是平台控制权问题。如果未来 AI 服务器继续被锁定在GPU+HBM架构中，那么：

• 存储器供应节奏 ≈ 韩国厂商资本开支周期

• 平台创新速度 ≈ HBM 硅通孔（TSV）工艺演进节奏

这相当于把 AI 算力的发展节奏交给外部掌控 —— 对正在重建先进工艺与数据中心生态的英特尔来说，这在战略上不可接受。

对软银而言，这是投资结构风险问题。AI 投资已从软件模型转向基础设施。若算力底座被 HBM 限制：

• AI 投资回报周期将绑定存储行业周期

• 机柜密度与功耗经济性变得不可预测

因此，ZAM 本质是一种基础设施对冲工具—— 它的存在本身，就是为了打破对 HBM 的单一路径依赖。

对于美国的半导体战略来说，如果不能让两家韩国半导体企业将HBM产线转移到美国本土生产，那么就必须想办法找新的技术来替代HBM，以确保美国供应链安全。鉴于韩国不会轻易妥协将HBM产品线转移到美国生产，加上预估2026年美光的HBM4将淡出英伟达供应链的传闻越来越“真”，作为美国政府投资的企业，英特尔就肩负起帮助美国本土制造先进AI存储的政治任务。

软银旗下 Saimemory（赛存记忆体）是具体与英特尔合作推动下一代存储技术商业化的关键实体， Saimemory是软银于2024年12月成立的子公司，专注下一代存储技术研发，公司目标：2027 财年推出原型产品，2029 财年实现量产。

通过 ZAM 技术，双方将为需要大规模 AI 模型训练与推理的数据中心提供大容量、高带宽的数据处理能力，同时提升处理性能、降低功耗。据《日经新闻》报道， Saimemory与英特尔目标是将功耗降至现有产品的一半。 Saimemory社长山口英也于3日在东京一场技术活动中表示，该项目将解决散热、性能与供应问题，称其 “在某种意义上是一场颠覆性挑战”。参与该项目的英特尔人士约书亚・弗莱曼指出，该技术有望开发出比 HBM 更便宜的存储器。

作为最早的存储器巨头，英特尔虽然告别存储器产品近20年，但实际上英特尔长期与桑迪亚（Sandia）国家实验室合作研发下一代 DRAM 键合（NGDB）技术。官方表示，传统 HBM 方案通常需要在带宽与容量之间做权衡，而NGDB旨在消除这一限制。该技术旨在弥补 HBM 与传统 DDR DRAM 之间的性能差距，同时提供更高能效。英特尔强调，NGDB 展现了创新存储架构 + 革命性封装工艺的结合，可显著优化 DRAM 性能与成本，并有望为低功耗存储方案带来变革性机遇。 

ZAM的成果实际上归纳于英特尔最新公开的美国专利《面向大容量存储的垂直堆叠裸片封装架构》，在多个关键层面脱离了经典 HBM 模型。该专利不再简单将 DRAM 裸片垂直堆叠并与计算裸片并排放置在中介层上，而是提出了多组件、系统级存储架构，通过封装级模块化垂直堆叠扩展容量与带宽。这并非微小的封装改动，而是存储密度物理实现方式的范式转移。

ZAM的定位：更像架构整合商，而非传统存储厂商

传统存储公司的逻辑：设计 DRAM → 扩建晶圆厂 → 以每比特成本竞争。

ZAM则更像是一家 “存储架构 IP 公司 + 3D 制造协同平台”。它通过以下方式定义一条非 TSV的高带宽存储路线：

• 架构专利

• 3D 堆叠物理设计

• 与代工厂共同开发工艺窗口

这也解释了为何ZAM必须以独立实体存在 —— 若依附于现有存储大厂，其路线图会立刻与HBM既得利益产生冲突。

ZAM 不是 “下一代 HBM”，而是一条 “去 HBM 化” 路线。

HBM 的本质是：用 TSV（硅通孔）将多颗 DRAM 裸片垂直堆叠，再通过中介层连接到计算芯片。当路线演进到 HBM4 时，该技术已逼近三大物理极限。

HBM面临的三大物理极限

1. 结构极限

HBM 堆叠每颗裸片需要数千个 TSV。这些垂直互连会占用本可用于存储数据的宝贵硅面积，降低有效存储密度。高 TSV 密度还会削弱晶圆机械强度，增加减薄与堆叠过程中的翘曲、应力集中、裸片开裂风险。堆叠层数越高，良率敏感度急剧上升。

2. 热极限

随着堆叠层数增加（12 层、16 层及以上），中间裸片会变成热死区。计算芯片与活跃 DRAM 单元产生的热量必须穿过多层低导热层才能散出，形成温度梯度、热点与电荷保持能力下降。冷却效率随层数非线性下降，迫使降低工作频率或强制温控降频。

3. 功耗极限

信号必须穿过微凸块、重布线层、TSV 通道，每一层都会增加电阻、电容与寄生电感。这种多界面路径抬高 I/O 功耗、降低信号完整性、提升每比特传输能耗。随着带宽提升，I/O 功耗会成为存储总功耗的主要部分，拉低系统级能效。

ZAM的核心思路是放弃密集打孔，改用单一中轴通道：不再到处打孔，而是建一条中央主干。

“单孔中枢” 通道：结构维度的跃迁

NGDB 测试结构的截面显示了这种非常规架构：8 片采用新型 NGDB DRAM 架构的晶圆垂直键合在基底晶圆上，并通过 “单孔中枢”结构连接。（如下图，英特尔提供图片）

ZAM 使用单一中央通道传输电源与信号，用单轴神经式主干取代 HBM 的 “蜂窝式 TSV 网格”。带来的效果：

• DRAM 有效存储面积提升 30% 以上

• 信号路径更短 → 更低延迟

• 机械强度更高 → 晶圆可承受更高堆叠层数

这不是工艺优化，而是存储架构物理规则的重构。

相比于HBM堆叠越高，核心越热的规律，原生热管效应的特点是将散热变为结构优势。ZAM的中央通道如同垂直热管，可更直接地将核心热量导出。实验数据显示，在同等算力负载下，ZAM 功耗有望降至 HBM4 的约 50%。对 AI 数据中心而言，这不是渐进式改进，而是机柜密度级别的革命。

ZAM 采用直接硅 - 硅混合键合，而非微凸点。信号不再穿过焊料接点、氧化层界面、不连续材料边界，而是通过近原子级接触传输，大幅降低电阻与寄生电感。