哈尔滨理工大学蔡蔚教授团队研究成果：SiC 功率模块封装技术及展望
然而，现有的封装技术大多都是沿用Si基器件的类似封装，要充分发挥碳化硅的以上性能还有诸多关键问题亟待解决。
由于SiC器件的高频特性，结电容小，栅极电荷低，开关速度快，开关过程中的电压和电流的变化率极大，寄生电感在极大的di/dt下，极易产生电压过冲和振荡现象，造成器件电压应力、损耗的增加和电磁干扰问题。
关于在高温、严寒等极端条件下可靠性急剧下降等问题，急需寻求适应不同工况的连接材料和封装工艺，满足不同封装形式的热特性要求。
针对模块内部互扰、多面散热、大容量串并联、制造成本和难度等问题，适当减少热界面层数，缩减模块体积，提升功率密度和多功能集成是未来的趋势。采用先进散热技术、加压烧结工艺，设计功率半导体芯片一体化，优化多芯片布局等方式，起着一定的关键作用。
国际上的主要解决方案针对上述问题，国内外专家及其团队研发不同封装技术，用于提升模块性能，降低杂散参数，增强高温可靠性。
美国Wolfspeed公司研发出结温超过225 ℃的高温SiC功率模块，并将功率模块的寄生电感降低到5 nH。美国GE公司的全球研究中心设计了一种叠层母线结构，构造与模块重叠并联的传导路径，使回路电感降至4.5 nH。德国赛米控公司采用纳米银烧结和SKiN布线技术，研发出SiC功率模块的高温、低感封装方法。德国英飞凌公司采用压接连接技术，研制出高压SiC功率模块。德国Fraunholfer研究所采用3D集成技术研制出高温（200 ℃）、低感（≤1 nH） SiC功率模块。瑞士ABB公司采用3D封装布局，研制出大功率低感SiC功率模块。瑞士ETH采用紧凑化设计，优化功率回路，研制出寄生电感≤1 nH的低电感SiC功率模块［14］。日本尼桑公司基于双层直接敷铜板（direct bonded copper， DBC）封装，研制出低感SiC功率模块，应用于车用电机控制器。
上述碳化硅的优良特性，只有通过模块封装布局的可靠性设计、封装材料的选型、参数的优化、信号的高效和封装工艺的改善，才能得以充分发挥。
本文提出的解决方案讨论本文中重点聚焦典型封装结构下，低杂散参数、双面散热模块下缓冲层的影响和功率模块失效机理等关键技术内容的梳理总结，最后展望了未来加压烧结封装技术和材料的发展。
1 模块封装形式
（1） 传统封装：Wolfspeed、Rohm和Semikron等制造商大多延用传统Si基封装方式，功率等级较低，含有金属键合线，杂散电感较大。
（2） DBC+PCB混合封装：Cha等和Seal等把DBC和PCB板进行整合，通过键合线连接芯片和PCB板，研创出DBC+PCB混合封装。实现了直接在PCB层间控制换流回路，缩减换流路径来减小寄生电感。
（3） SKiN封装：德国Semikron公司采用纳米银烧结和SKiN布线技术，采用柔性 PCB板取代键合线实现芯片的上下表面电气连接，模块内部回路寄生电感仅为1.5 nH。
（4） 平面互连封装：通过消除金属键合线，将电流回路从DBC板平面布局拓展到芯片上下平面的层间布局，显著减小了回路面积，降低了杂散电感参数，如Silicon Power公司采用端子直连（DLB）、IR的Cu-Clip IGBT和Siemens的SiPLIT技术等。
（5） 双面焊接（烧结）封装：在功率芯片两侧焊接DBC散热基板，为芯片上下表面提供散热通道；或者使用银烧结技术将芯片一面焊接DBC，另一面连接铝片。双面散热既能优化基板边缘场强，还能够降低电磁干扰（EMI），减小桥臂中点的对地寄生电容，使其具有损耗低、热性能好、制造成本低等优点。
橡树岭实验室、中车时代电气、天津大学和CPES等可以将寄生电感降低至5 nH。同时，铜烧结作为一种更低成本的芯片连接方案更被视为是未来几年的研究热点。目前双面散热技术主要应用在新能源电动车内部模块。
（6） 压接封装：压接型器件各层组件界面间依靠压力接触实现电热传导，分为凸台式和弹簧式两类。与焊接型器件相比，压接封装结构模块具有高功率密度、双面散热、低通态损耗、抗冲击能力强、耐失效短路和易于串联等优点，而且采用数量较少的压接型模块便可满足换流时电压等级和容量需求，但由于密封等要求多采用LTCC陶瓷设计，成本较高，且压接封装结构复杂，目前只用于高压模块的制造，具有一定的应用市场。但离汽车领域的实际应用尚有一定的差距。
（7） 三维（3D）封装：Tokuyama等和Herbsommer等将SiC模块的上桥臂直接叠加在下桥臂上，由于SiC模块的结构是垂直型的，可以大幅缩短换流回路的物理长度，以进一步减少与di/dt相关的问题。目前该封装技术最大的优势是可以将模块寄生电感降至1 nH以下。还有将电压波动最大的端子放置在三维夹心结构的中间，使端子与散热器之间的寄生电容急剧降低，进而抑制了电磁干扰噪声。
2 低杂散电感封装技术
对于金属引线键合式模块的3维封装结构，通过降维处理，可以极大简化功率模块结构的仿真时间，将三维立体结构转换为2D平面结构的研究为整体功率模块的研究应用奠定了基础，如图2所示。
本文中采用ANSYSQ3D仿真软件进行模型寄生参数提取，以单条金属键合线的长度l和直径d作为待优化参数，仿真分析l和d对寄生电感的影响特性，如图3所示。
各层的厚度h1-h7和边距a1-a3为优化参数，其中，a3是DBC结构上层铜距离陶瓷层边沿的距离，因为绝缘性能、DBC小坑和阻焊等工艺的需求，a3普遍等于1 mm。传统典型2维封装结构模块各层宽度w和厚度h的具体尺寸如表1所示。
表1 功率模块典型尺寸
曾正等的研究表明，芯片功率回路的寄生电容主要由DBC陶瓷层的寄生电容决定，可表示为Cσ=ε0εr(w1+2a1)2h3（2）
式中：ε0=8.85×10−12 F/m，表示真空介电常数；εr=9，表示Al2O3陶瓷相对介电常数，对于陶瓷AIN和陶瓷Si3N4，相对介电常数分别等于8.8和6.7。
寄生参数分布仿真结果如图5所示，经验证与式（1）和式（2）的数据拟合结果基本一致。
由图4和图5还可明显看出各个关键变量对寄生参数的影响规律。键合线长度越短、直径越大，寄生电感越小，其中键合线长度对寄生电感影响更显著；陶瓷层越厚、面积越小，寄生电容越小，其中陶瓷层厚度对寄生电容影响更显著。
降低开关器件换流回路中电流流通路径所通过的面积，可以减小杂散电感，将上半桥SiC MOSFET的续流二极管和下半桥的SiC MOSFET进行位置互换，减小换流路径的导通面积，可降低杂散电感，如图6所示，其仿真结果如图7所示。
将功率模块的封装模型导入杂散参数提取软件ANSYS.Q3D，依次采取网络剖分、工况定义的步骤，设置激励源（Source）和接地（Sink），并且分别把激励源添加到功率模块端子的表面，注意激励源可以设置多个，但是接地只能一个，图8是SiC模型的网格剖分图。
牛利刚等研究表明，利用ANSYS.Q3D提取半桥功率模块的寄生电感为20.6 nH，实际检测结果是21.23 nH，相差为0.63 nH，即相对误差为3%，证明了叠层功率模块杂散电感的仿真提取方法的准确性。
金属键合线的寄生电感越小，寄生振荡越轻微，开关关断过程中的电压冲击越小，开关速率越高，开关损耗越小；与此同时，键合线的寄生电容也应尽可能小，以抑制电磁干扰的影响。
Lσ和Cσ共同决定电磁干扰（EMI）噪声的转折频率fr：fr=12πLσCσ√（3）3 双面散热技术
根据双面散热结构缓冲层的数量，分为无缓冲层、单层缓冲层、双缓冲层3种，如图9所示，其中无缓冲层和双层缓冲层均为对称结构。缓冲层可有不同形式，其中有的采用金属垫块。文献中研究了芯片发热状态下3种模块所受最高结温和金属垫块结构所承受的热应力分布情况。
杨宁等的研究发现，不同金属构造的各部分热应力值如表2所示，而对应的仿真云图如图10所示。其中单层金属缓冲层因结构的不对称性，对其上下应力层需要单独分析。
从仿真云图中不难看出：无金属垫块缓冲层的双面散热结构的最大等效热应力为99 MPa；单层金属垫块缓冲层的双面散热结构的上基板最大等效热应力是109 MPa，下基板最大等效热应力是70 MPa，上下基板的最大等效应力结果相差较大，主要与芯片和金属层的热膨胀系数、温度差异有关；双金属层垫块缓冲层的最大等效热应力为81 MPa。
陆国权等研究表明，随着钼块厚度的增加，应力缓冲效果明显，应变减小。双面互连的SiC MOSFET芯片最大von Mises应力和纳米银互连层的最大塑性应变均减小。同时，在缓冲层和上基板间烧结银互连层中增加1 mm银垫片可进一步降低双面互连结构的芯片应力和互连层应变，提高双面散热SiC模块的热机械可靠性。
与方形缓冲层对比，圆柱形缓冲层可有效消除芯片和纳米银互连层应力集中效应，大幅降低SiC芯片所承受的最大von Mises应力和烧结银互连层的最大塑性应变。采用圆柱形缓冲层时，纳米银层塑性应变比采用方形缓冲层时的纳米银层的塑性应变值减少了47.5%。这主要是因为圆柱形缓冲层边缘过渡圆润，应力分布更均匀，而方形缓冲层的边缘或尖角易造成芯片和烧结银互连层出现应力集中，造成局部热应力剧增。
双面散热引线键合式功率模块如图11所示。Nakatsu等研究表明，双面散热功率模块的热阻值比引线键合功率模块约小50%；另外，它还具有优异的电学性能。
Liang等研究表明，双面散热功率模块的开关损耗降低到商业功率模块的10%，由于键合引线会使寄生参数数值较大，所以无键合线模块，寄生参数数值大幅减小，SiC芯片的耐高温、高频特性优势得到极****挥。
模块封装中的材料都具有一定的临界热应力点，超过这一数值，就会出现断裂失效的危险。SiC 功率模块的衬底尺寸主要取决于芯片的面积大小，绝缘衬底常规厚度在0.03 mm，翘曲率在3 mil/in，陶瓷材料用作绝缘衬底采用直接覆铜技术。金属层边缘采用台阶状可有效减小应力，台阶高度应为铜层的一半。
基板主要趋势是使用高性能材料，减少层数和界面的数量，同时保持电、热和机械特性。绝缘金属基板（IMS）和IMB基板仅用于中低功率模块，如EV/HEV等。主流材料正逐渐从直接覆铜（DBC）转向活性金属钎焊（AMB），并采用高性能基材。双面冷却结构将促进在模块的顶部使用第2个陶瓷基板/引线框架。
直接冷却的基板，如销鳍基板，减少热界面的数量，避免使用热界面材料（TIM）。基板和冷却系统的集成以及冷却模块设计的部署和减少热接口数量将是一个强大的趋势，为未来几年提供新的解决方案。封装技术还需要具备高温可靠性的陶瓷基板和金属底板等相应套件。
目前能适应碳化硅设备更高运行温度的硅胶和环氧材料正在研发中。为了实现复杂和紧凑的模块设计，在包括EV/HEV等许多应用中，硅胶由于其低廉的价格，使用范围更广泛。环氧树脂材料的应用，仍受到高温下可靠性的限制。
4 失效方式汇总
功率模块常见的损坏有过流损坏、过热损坏和过压损坏等，过流损坏为流经功率模块的电流超过耐流值，过流冲击导致芯片发热严重，超过结温耐温值，从而损坏芯片。过压损坏为加在SiC MOSFET的漏极（G）和源极（S）间电压UGS大于耐压值，使得器件极间击穿损坏。
保障功率模块的安全运行，不仅要考虑功率模块电流电压的可承受范围，还须考虑驱动信号添加后，避免导通电路出现短路问题和上下桥臂直通等故障。因此，可以通过增加检测保护电路和对控制程序进行优化来保障功率模块的安全运行。各种原因导致的功率模块的真实失效现象如图13~图19所示。其中功率模块里的续流二极管发生短路和集电极-****极击穿烧断等是常见的失效现象。
对功率模块通过均匀涂抹导热硅脂作为热界面材料（TIM）已经不能满足要求，采用金属烧结等方法是下一步的研究方向，另外增加散热器、风扇和温度传感器等可有效防止过热问题。增加电流互感器检测器件与RC缓冲电路和对程序驱动算法进行优化等措施可有效解决过流问题。通过母线电压采集，进行对比保护等可有效解决过压问题。
5 先进技术展望
（1） 焊接通过引线连接芯片和PCB板，在多次功率循环后容易老化脱落，造成模块失效。而且，焊接层空洞增加热阻，降低可靠性。压接借助压力将芯片压在基板上，电流从铜板直接流过，提高可靠性。
（2） 传统焊接式多为单面散热，而压接式多为双面散热，可提升散热性能，有利于器件性能的充分发挥。
（3） 键合线和焊接层引入杂散参数，高频特性下，电压和电流易产生较大波动，影响芯片串联特性。
考虑到纳米银焊膏具有高导电率、高导热性和优良的延展性，且熔点显著高于传统焊料，相关科研团队利用纳米银焊膏将芯片和集电极钼层烧结在一起，成功开发出银烧结压接封装器件，显示出其在压接型功率模块的封装应用中具有一定优势。
银烧结封装可以降低压接型器件的导通电压和通态损耗，减缓芯片与****极钼层间的接触磨损，提升器件使用寿命。
目前烧结封装技术在发展中仍然存在着不能忽略的问题，同时也提出如下一些可行性方案。
（1） 由于银和SiC芯片背面材料热膨胀系数不同引起的问题，可通过添加金属缓冲层来改善互连性能，但会增加功率模块封装工艺的复杂性和成本。采用满足性能指标和可靠性的烧结层代替缓冲层，成为研发的可行性方案。
（2） 银层的电迁移现象，不利于功率电子器件长期可靠应用。铜烧结既能满足减少电迁移现象，又能够降低成本，使其成为高温模具连接材料的一种很有前途的替代品。
（3） 优化烧结工业，创新烧结方案，缩减预热、烧结时长，提升生产效率；流水线工作，提升可制造性和生产设计的灵活性。
（4） 与无压烧结相比，低压烧结可靠度和散热性能较好。虽然部分厂商已解决压力问题，但是烧结过程中的致密性、连接层的温控和极限环境中性能退化问题还尚待解决。
上述问题的解决需要产业链上下游的联动协调攻关，部分问题随着技术进步将逐步得到解决。尽管当前模块封装几乎全是以连线键合方式为主，预计未来3~5年银烧结封装技术会是功率模块互连的主流技术。由于银离子迁移对互联结构有负面影响，加之成本和热应力适配需求，与银烧结技术类似的瞬时液相烧结（TLPS）、银铜烧结、铜烧结技术和相应的焊浆材料也在快速发展，部分技术瓶颈有望在近几年突破。芯片贴装、基板连接、模块与散热器的连接等都是烧结技术潜在的应用范围。
6 结论
*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。
