您好,目前还没有人创建词条Builder 欢迎您创建该词条,阐述对Builder的理解,并与今后在此搜索Builder的朋友们分享。 创建词条
基于FPGA及DSP Builder的VGA接口时序和系统设计,本文基于DSP Builder的VGA接口设计方法,对VGA接口时序和系统设计需求进行了介绍,并在硬件平台下实现一维与二维信号的显示。 VGA接口标准 VGA显像原理 显示器通过光栅扫描的方式,电子束在显示屏幕上
基于FPGA及DSP Builder的VGA接口设计,本文基于DSP Builder的VGA接口设计方法,对VGA接口时序和系统设计需求进行了介绍,并在硬件平台下实现一维与二维信号的显示。 VGA接口标准 VGA显像原理 显示器通过光栅扫描的方式,电子束在显示屏幕上
基于DSP Builder的脑电信号小波处理,1 引言脑电信号EEG(Electroencephalograph)是人体一种基本生理信号,具有重要的临床诊断和医疗价值。南于脑电信号自身具有非平稳性随机的特点,因此,对其实时滤波具有相当难度。自从Berger 1929年发现脑电信号
提出一种设计全数字锁相环的新方法,采用基于PI控制算法的环路滤波器,在分析模拟锁相环系统的数学模型的基础上,建立了带宽自适应全数字锁相环的数学模型。使用DSP Builder在Matlab/Simulink环境下搭建系统模型,并采用FPGA实现了硬件电路。软件仿真和硬件测试的结果证明了该设计的正确性和易实现性。该锁相环具有锁频速度快、频率跟踪范围宽的特点。同时,系统设计表明基于DSP Builder的设计方法可缩短设计周期,提高设计的灵活性。