Verilog_技术社区问答

EEPW网友说：
20楼

2017-04-11 14:44 来自EEPW
引用

有谁会用bitstream生成verilog代码？急急急

kly2014 说：
19楼

2015-03-02 13:46 来自EEPW
引用

d

soothmusic 说：
18楼

2014-07-20 06:11 来自EEPW
引用

回答17# wyf86：Verilog HDL是硬件描述语言的一种，用于数字电子系统设计。它允许设计者用它来进行各种级别的逻辑设计，可以用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合。它是目前应用最广泛的一种硬件描述语言之一。

wyf86 说：
17楼

2014-07-19 22:29 来自EEPW
引用

什么是Verilog HDL？

EEPW521 说：
16楼

2014-06-18 22:13 来自EEPW
引用

回答15# eepwlover：task和function说明语句分别用来定义任务和函数。利用任务和函数可以把一个很大的程序模块分解成许多较小的任务和函数便于理解和调试。输入、输出和总线信号的值可以传入或传出任务和函数。

eepwlover 说：
15楼

2014-06-17 21:28 来自EEPW
引用

Verilog HDL硬件描述语言：task和function说明语句区别是什么？

活词典说：
14楼

2014-05-19 21:39 来自EEPW
引用

一般来说，进入FPGA的信号必须先同步，以提高系统工作频率（板级）。

wyf86 说：
13楼

2014-04-15 22:47 来自EEPW
引用

回答12# soothmusic：可以啊，本来就支持这些

soothmusic 说：
12楼

2014-04-14 22:54 来自EEPW
引用

Verilog能够在多种抽象级别对数字逻辑系统进行描述？

wyf86 说：
11楼

2014-02-17 22:38 来自EEPW
引用

C语言与Verilog 配合使用可以做出好设计

EEPW