首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> 流水线技术

流水线技术 文章 进入流水线技术技术社区

基于FPGA的FOR循环并行CRC流水线算法

  • 通过研究通用串行循环冗余校验(CRC)编码技术并在此基础上,利用等式代换或矩阵变换等方法推导出通用并行CRC编码电路结构。根据传统的并行CRC编码方法,发现在高速数据传输校验中,需要大量的人为计算量,由于计算量大,容易产生一些计算错误。于是在传统的串行CRC编码的思想基础上,利用FOR循环语句与流水线技术相结合,提出基于FPGA的FOR循环并行CRC流水线算法。
  • 关键字: 循环冗余校验  流水线技术  FPGA  

基于FPGA的Canny算法的硬件加速设计

  • 由于Canny算法自身的复杂性,使得其做边缘检测的处理时间较长。针对这个问题,提出和实现了一种Canny算法的硬件加速功能。加速功能的设计是以FPGA为硬件基础,并采用了流水线技术来对系统的结构改进和优化。最后通过对有加速器和无加速器的系统分别做图像处理,并对统计时间对比分析。结果表明经过加速改进的系统相对节约了处理时间,并能实时高效地处理复杂图像的边缘。
  • 关键字: 流水线技术  图像处理  FPGA  

3-DES IP核的VerilogHDL设计

  • 首先介绍了3-DES算法的加密/解密原理,在此基础上,采用流水线技术,设计了一种高速的3-DES加/解密IP核,并用VerilogHDL语言描述其中的各个模块。
  • 关键字: IP核  流水线技术  VerilogHDL  DES加/解密  

基于流水线技术的并行高效FIR滤波器设计

  • 摘要:基于流水线技术,利用FPGA进行并行可重复配置高精度的FIR滤波器设计。使用VHDL可以很方便地改变滤波器的系数和阶数。在DSP中采用这种FIR滤波器的设计方法可以充分发挥FPGA的优势。数字滤波器可以滤除多余的噪声
  • 关键字: FIR  流水线技术  并行  滤波器设计    

流水线技术在基于FPGA的DSP运算中的应用

  • 在数字信号处理(DSP)领域,需要处理的数据量很大,并且实时性要求很高。传统的DSP设计方法主要有采用固定功...
  • 关键字: 流水线技术  FPGA  DSP  运算  

流水线技术在基于FPGA的DSP运算中的应用研究

  • 流水线技术是FPGA设计速度优化的有效方法之一。通过不同流水线级数和不同位宽的加法器和乘法器综合数据的对比,说明在用FPGA实现数字信号处理硬件化运算中流水线技术的有效性和选择方法。对流水线应用中设计方法的选择、流水线首次延时和寄存器触发时间、嵌入式存储器块的使用、控制流水线和数据流水线的划分等需要注意的关键问题进行了简要分析。
  • 关键字: FPGA  DSP  流水线技术  运算    
共6条 1/1 1

流水线技术介绍

您好,目前还没有人创建词条流水线技术!
欢迎您创建该词条,阐述对流水线技术的理解,并与今后在此搜索流水线技术的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473