首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> 有限域

有限域 文章 进入有限域技术社区

基于FPGA的RS码译码器的设计

  • 摘要:介绍了符合CCSDS标准的RS(255,223)码译码器的硬件实现结构。译码器采用8位并行时域译码算法,主要包括了修正后的无逆BM迭代译码算法,钱搜索算法和Forney算法。采用了三级流水线结构实现,减小了译码器的时延
  • 关键字: RS码  FPGA  译码器  有限域  改进的BM算法  
共1条 1/1 1

有限域介绍

有限域  集合F={a,b,…},对F的元素定义了两种运算:“+”和“*”,并满足以下3个条件,   ?F1:F的元素关于运算“+”构成交换群,设其单位元素为0。   ?F2:F\{0}的元素关于运算“*”构成交换群。即F中元素排除元素0后,关于*法构成交换群。   ?F3:分配率成立,即对于任意元素   a,b,c∈F,   恒有   a*(b+c)=(b+c)*a=a*b+a*c [ 查看详细 ]

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473