随着网络从使用基于频分双工（FDD）的通信链路发展到使用时分双工（TDD），不仅出现了频率方面的需求，同时还产生了对精确相位和时间同步的需求。运营商在TDD网络中部署的设备依赖于GNSS、同步以太网（SyncE）和IEEE-1588精确时间协议（PTP）的组合，以在整个网络中提供准确的频率、相位和时间。 第三代合作伙伴计划（3GPP）第15版中引入了全新的5G RAN架构，此架构将基带单元（BBU）和远程无线电头端（RRH）拆分为集中式单元（CU）、分布式单元（DU）和无线电单元（RU）。这种
关键字：
5G网络 时序设计
MIPS(Microprocessor without Interlocked Pipeline STages)是一种典型的RISC(Reduced InstructiON Set Computer)微处理器,在嵌入式系统领域中得到广泛的应用。MIPS32TM指令集开放，指令格式规整，易于流水线设计，大量使用寄存器操作。与CISC(Complex Instruction Set Computer)微处理器相比，RISC具有设计更简单、设计周期更短等优点，并可以应用更多先进的技术，开发更快的下一代处理器。
关键字：
流水线CPU 时序设计 FPGA
本文介绍了一种适用于高宏数、难时序设计的快速平面布局方法。微捷码 Talus 可基于逻辑组产生所有宏和标准单元的快速布局。我们可通过利用这种布局信息来突出并划分适合的“宏组”，对于高宏数设计来说，这种方法要较一般的分组方法更快速更合理。对于时序关键设计，我们可使用积极的“宏布局”方法来显示关键逻辑组，然后再通过增量（incremental）的“宏布局”来调整布局形状（无宏或其它逻辑组阻塞的前提下将关键逻辑聚集在一起）；这种方法可为我们常规设计带好更好时序（包括 WNS/TNS）和更好布线结果（总线长）。
关键字：
时序设计 快速平面布局 微捷码
由于工程师们都在竭尽所能地获得其电源的最高效率，时序优化正变得越来越重要。在开关期间，存在两个过渡阶...
关键字：
同步降压 FET 时序设计
FPGA设计一个很重要的设计是时序设计，而时序设计的实质就是满足每一个触发器的建立(Setup)/保持(Hold)时间的要求。建立时间(Setup Time)：是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间
关键字：
FPGA 基础 时序设计
我们一起学习适用于高宏数、难时序设计的快速平面布局方法。微捷码Talus可基于逻辑组产生所有宏和标准单元的快速布局。我们可通过利用这种布局信息来突出并划分适合的“宏组”，对于高宏数设计来说，这种方
关键字：
逻辑 布局 方法 时序设计
时序设计介绍
您好，目前还没有人创建词条时序设计!
欢迎您创建该词条，阐述对时序设计的理解，并与今后在此搜索时序设计的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473