首页　 资讯　 商机 　 下载　 拆解 　 高校　 招聘 　 杂志　 会展　 EETV　 百科 　 问答　 电路图　 工程师手册 　 Datasheet　 100例 　 活动中心　 E周刊阅读 　 样片申请
EEPW首页 >> 主题列表 >> 数乘累加

数乘累加 文章 进入数乘累加技术社区

基于FPGA的改进型FIR滤波器的实现

  • 利用分布式算法对FIR滤波器的硬件实现进行了探讨，在数乘累加的理论上，对分布式算法的串行、并行和拆分查找表法的FPGA硬件实现方法进行了研究。结合FPGA查找表结构，兼顾资源及运行速度的要求，用拆分查找表的方法设计了16阶8位常系数FIR滤波器，并在Quartus II 5.0下进行仿真，仿真结果验证了该算法的有效性和实时性。
  • 关键字： 分布式算法  FIR滤波器  数乘累加  
共1条 1/1 1

数乘累加介绍

您好，目前还没有人创建词条数乘累加!
欢迎您创建该词条，阐述对数乘累加的理解，并与今后在此搜索数乘累加的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案：1101082052    京公网安备11010802012473