首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> 开环采样保持电路

开环采样保持电路 文章 进入开环采样保持电路技术社区

一种应用于折叠/插值型ADC的高速宽带采样保持电路

  • 本文提出了一种基于0.18 μm BiCMOS工艺设计的开环采样保持电路,采用了增益和失调误差数字校准算法提升动态性能,应用于高速折叠/插值型ADC中。电路仿真和测试结果表明,在2GSPS采样率下,折叠/插值型ADC的DNL≤±0.3LSB、INL≤±0.3LSB,有效位达到7.32位。
  • 关键字: 开环采样保持电路  数字校准  折叠插值  202205  
共1条 1/1 1

开环采样保持电路介绍

您好,目前还没有人创建词条开环采样保持电路!
欢迎您创建该词条,阐述对开环采样保持电路的理解,并与今后在此搜索开环采样保持电路的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473