首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> 布斯算法

布斯算法 文章 进入布斯算法技术社区

基于改进的布斯算法的嵌入FPGA的乘法器设计

  • 设计了一款嵌入FPGA的乘法器,该乘法器能够满足两个18 b有符号或17 b无符号数的乘法运算。该设计基于改进的布斯算法,提出了一种新的布斯译码和部分积结构,并对9-2压缩树和超前进位加法器进行了优化。该乘法器采用TSMC 0.18μn CMOS工艺,其关键路径延迟为3.46 ns。
  • 关键字: 布斯算法  18×18乘法器  FPGA  
共1条 1/1 1

布斯算法介绍

您好,目前还没有人创建词条布斯算法!
欢迎您创建该词条,阐述对布斯算法的理解,并与今后在此搜索布斯算法的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473